dac0832.fit.rpt

由VHDL 语言实现的DA0832器利用的是QUARTUES环境已经得到验证

+-------------+----------+---------------+---------------+-----------------------+-----+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; ile         ; Output   ; --            ; --            ; --                    ; --  ;
; cont        ; Output   ; --            ; --            ; --                    ; --  ;
; data_out[0] ; Output   ; --            ; --            ; --                    ; --  ;
; data_out[1] ; Output   ; --            ; --            ; --                    ; --  ;
; data_out[2] ; Output   ; --            ; --            ; --                    ; --  ;
; data_out[3] ; Output   ; --            ; --            ; --                    ; --  ;
; data_out[4] ; Output   ; --            ; --            ; --                    ; --  ;
; data_out[5] ; Output   ; --            ; --            ; --                    ; --  ;
; data_out[6] ; Output   ; --            ; --            ; --                    ; --  ;
; data_out[7] ; Output   ; --            ; --            ; --                    ; --  ;
; clk         ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; rst         ; Input    ; OFF           ; OFF           ; --                    ; --  ;
+-------------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; clk                 ;                   ;         ;
; rst                 ;                   ;         ;
+---------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                       ;
+-------------+-------------+---------+--------------+--------+----------------------+------------------+
; Name        ; Location    ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ;
+-------------+-------------+---------+--------------+--------+----------------------+------------------+
; clk         ; PIN_17      ; 14      ; Clock        ; yes    ; Global Clock         ; GCLK3            ;
; data[0]~364 ; LC_X2_Y2_N8 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; rst         ; PIN_16      ; 7       ; Async. clear ; yes    ; Global Clock         ; GCLK2            ;
+-------------+-------------+---------+--------------+--------+----------------------+------------------+


+---------------------------------------------------------------------+
; Global & Other Fast Signals                                         ;
+------+----------+---------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------+----------+---------+----------------------+------------------+
; clk  ; PIN_17   ; 14      ; Global Clock         ; GCLK3            ;
; rst  ; PIN_16   ; 7       ; Global Clock         ; GCLK2            ;
+------+----------+---------+----------------------+------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+------------------+--------------+
; Name             ; Fan-Out      ;
+------------------+--------------+
; data[0]~364      ; 8            ;
; data[4]~359      ; 3            ;
; q[3]~49          ; 2            ;
; q[3]             ; 2            ;
; q[2]             ; 2            ;
; q[1]             ; 2            ;
; q[0]             ; 2            ;
; q[5]             ; 2            ;
; q[4]             ; 2            ;
; data[7]          ; 2            ;
; data[6]          ; 2            ;
; data[5]          ; 2            ;
; data[4]          ; 2            ;
; data[3]          ; 2            ;
; data[2]          ; 2            ;
; data[1]          ; 2            ;
; data[0]          ; 2            ;
; data[0]~363      ; 1            ;
; q[2]~48COUT1     ; 1            ;
; q[2]~48          ; 1            ;
; q[1]~47COUT1     ; 1            ;
; q[1]~47          ; 1            ;
; q[0]~46COUT1     ; 1            ;
; q[0]~46          ; 1            ;
; q[4]~44COUT1     ; 1            ;
; q[4]~44          ; 1            ;
; data[6]~361COUT1 ; 1            ;
; data[6]~361      ; 1            ;
; data[5]~360COUT1 ; 1            ;
; data[5]~360      ; 1            ;
; data[3]~358COUT1 ; 1            ;
; data[3]~358      ; 1            ;
; data[2]~357COUT1 ; 1            ;
; data[2]~357      ; 1            ;
; data[1]~356COUT1 ; 1            ;
; data[1]~356      ; 1            ;
; data[0]~355COUT1 ; 1            ;
; data[0]~355      ; 1            ;
+------------------+--------------+


+----------------------------------------------------+
; Interconnect Usage Summary                         ;
+----------------------------+-----------------------+
; Interconnect Resource Type ; Usage                 ;
+----------------------------+-----------------------+
; C4s                        ; 11 / 8,840 ( < 1 % )  ;
; Direct links               ; 7 / 11,506 ( < 1 % )  ;
; Global clocks              ; 2 / 8 ( 25 % )        ;
; LAB clocks                 ; 3 / 156 ( 2 % )       ;
; LUT chains                 ; 0 / 2,619 ( 0 % )     ;
; Local interconnects        ; 18 / 11,506 ( < 1 % ) ;
; M4K buffers                ; 0 / 468 ( 0 % )       ;
; R4s                        ; 7 / 7,520 ( < 1 % )   ;
+----------------------------+-----------------------+


+--------------------------------------------------------------------------+
; LAB Logic Elements                                                       ;
+--------------------------------------------+-----------------------------+
; Number of Logic Elements  (Average = 8.00) ; Number of LABs  (Total = 2) ;
+--------------------------------------------+-----------------------------+
; 1                                          ; 0                           ;
; 2                                          ; 0                           ;
; 3                                          ; 0                           ;
; 4                                          ; 0                           ;
; 5                                          ; 0                           ;
; 6                                          ; 1                           ;
; 7                                          ; 0                           ;
; 8                                          ; 0                           ;
; 9                                          ; 0                           ;
; 10                                         ; 1                           ;
+--------------------------------------------+-----------------------------+


+------------------------------------------------------------------+
; LAB-wide Signals                                                 ;
+------------------------------------+-----------------------------+
; LAB-wide Signals  (Average = 1.50) ; Number of LABs  (Total = 2) ;