tri_state.fit.rpt

EDA 双向端口的输入输出程序 快点来下在啊

; 126      ; 102        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 127      ; 103        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 128      ; 104        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 129      ; 105        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 130      ; 106        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 131      ; 107        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 132      ; 108        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 133      ; 109        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 134      ; 110        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 135      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 136      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 137      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 138      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 139      ; 111        ; 2        ; in1[5]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 140      ; 112        ; 2        ; q[5]                                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 141      ; 113        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 142      ; 114        ; 2        ; x[5]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 143      ; 115        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 144      ; 116        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+


+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                         ;
+---------------------+-------+------------------------------------+
; I/O Standard        ; Load  ; Termination Resistance             ;
+---------------------+-------+------------------------------------+
; 3.3-V LVTTL         ; 10 pF ; Not Available                      ;
; 3.3-V LVCMOS        ; 10 pF ; Not Available                      ;
; 2.5 V               ; 10 pF ; Not Available                      ;
; 1.8 V               ; 10 pF ; Not Available                      ;
; 1.5 V               ; 10 pF ; Not Available                      ;
; SSTL-3 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 10 pF ; (See SSTL-2)                       ;
; LVDS                ; 4 pF  ; 100 Ohm (Differential)             ;
; RSDS                ; 10 pF ; 100 Ohm (Differential)             ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                        ;
+----------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------+--------------+
; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; Memory Bits ; M4Ks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name ; Library Name ;
+----------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------+--------------+
; |tri_state                 ; 0 (0)       ; 0            ; 0           ; 0    ; 25   ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |tri_state          ; work         ;
+----------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------+
; Delay Chain Summary                                                              ;
+---------+----------+---------------+---------------+-----------------------+-----+
; Name    ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------+----------+---------------+---------------+-----------------------+-----+
; x[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; x[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; x[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; x[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; x[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; x[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; x[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; x[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; q[0]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; q[1]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; q[2]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; q[3]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; q[4]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; q[5]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; q[6]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; q[7]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; control ; Input    ; ON            ; ON            ; --                    ; --  ;
; in1[0]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; in1[1]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; in1[2]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; in1[3]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; in1[4]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; in1[5]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; in1[6]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; in1[7]  ; Input    ; ON            ; ON            ; --                    ; --  ;
+---------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; q[0]                ;                   ;         ;
;      - x[0]         ; 0                 ; ON      ;
; q[1]                ;                   ;         ;
;      - x[1]         ; 0                 ; ON      ;
; q[2]                ;                   ;         ;
;      - x[2]         ; 0                 ; ON      ;
; q[3]                ;                   ;         ;
;      - x[3]         ; 1                 ; ON      ;
; q[4]                ;                   ;         ;
;      - x[4]         ; 0                 ; ON      ;
; q[5]                ;                   ;         ;
;      - x[5]         ; 0                 ; ON      ;
; q[6]                ;                   ;         ;
;      - x[6]         ; 1                 ; ON      ;
; q[7]                ;                   ;         ;
;      - x[7]         ; 1                 ; ON      ;
; control             ;                   ;         ;
;      - q[7]         ; 1                 ; ON      ;
;      - q[6]         ; 1                 ; ON      ;
;      - q[5]         ; 1                 ; ON      ;
;      - q[4]         ; 1                 ; ON      ;
;      - q[3]         ; 1                 ; ON      ;
;      - q[2]         ; 1                 ; ON      ;
;      - q[1]         ; 1                 ; ON      ;
;      - q[0]         ; 1                 ; ON      ;
;      - x[7]         ; 1                 ; ON      ;
;      - x[6]         ; 1                 ; ON      ;
;      - x[5]         ; 1                 ; ON      ;
;      - x[4]         ; 1                 ; ON      ;