control1.fit.rpt

16位CUPIP核,完全运行的好的东西,可以直接拿来用的!

; 206      ; 171        ; 2        ; shiftSel[2]    ; output ; LVTTL        ;         ; Column I/O ; N               ;
; 207      ; 172        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 208      ; 173        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 209      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ;
; 210      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; 211      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ;
; 212      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; 213      ; 174        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 214      ; 175        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 215      ; 176        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 216      ; 177        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 217      ; 178        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 218      ; 179        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 219      ; 180        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 220      ; 181        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 221      ; 182        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 222      ; 183        ; 2        ; instrReg[6]    ; input  ; LVTTL        ;         ; Column I/O ; N               ;
; 223      ; 184        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 224      ; 185        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 225      ; 186        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 226      ; 187        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 227      ; 188        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 228      ; 189        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 229      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ;
; 230      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; 231      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ;
; 232      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; 233      ; 190        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 234      ; 191        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 235      ; 192        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 236      ; 193        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 237      ; 194        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 238      ; 195        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 239      ; 196        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 240      ; 197        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+


+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                         ;
+---------------------+-------+------------------------------------+
; I/O Standard        ; Load  ; Termination Resistance             ;
+---------------------+-------+------------------------------------+
; LVTTL               ; 10 pF ; Not Available                      ;
; LVCMOS              ; 10 pF ; Not Available                      ;
; 2.5 V               ; 10 pF ; Not Available                      ;
; 1.8 V               ; 10 pF ; Not Available                      ;
; 1.5 V               ; 10 pF ; Not Available                      ;
; SSTL-3 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 30 pF ; (See SSTL-2)                       ;
; 3.3-V PCI           ; 10 pF ; 25 Ohm (Parallel)                  ;
; LVDS                ; 4 pF  ; 100 Ohm (Differential)             ;
; RSDS                ; 0 pF  ; 100 Ohm (Differential)             ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                     ;
+----------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+---------------------+
; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Full Hierarchy Name ;
+----------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+---------------------+
; |control1                  ; 75 (75)     ; 47           ; 0           ; 46   ; 0            ; 28 (28)      ; 14 (14)           ; 33 (33)          ; 0 (0)           ; |control1           ;
+----------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+---------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                   ;
+--------------+----------+---------------+---------------+-----------------------+-----+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+--------------+----------+---------------+---------------+-----------------------+-----+
; instrReg[6]  ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; instrReg[7]  ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; instrReg[8]  ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; instrReg[9]  ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; instrReg[10] ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; ready        ; Input    ; ON            ; ON            ; --                    ; --  ;
; instrReg[13] ; Input    ; ON            ; ON            ; --                    ; --  ;
; instrReg[15] ; Input    ; ON            ; ON            ; --                    ; --  ;
; instrReg[12] ; Input    ; ON            ; ON            ; --                    ; --  ;
; instrReg[14] ; Input    ; ON            ; ON            ; --                    ; --  ;
; instrReg[11] ; Input    ; ON            ; ON            ; --                    ; --  ;
; instrReg[0]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; instrReg[3]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; instrReg[1]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; instrReg[4]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; instrReg[2]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; instrReg[5]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; clock        ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; reset        ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; compout      ; Input    ; ON            ; ON            ; --                    ; --  ;
; progCntrWr   ; Output   ; --            ; --            ; --                    ; --  ;
; progCntrRd   ; Output   ; --            ; --            ; --                    ; --  ;
; addrRegWr    ; Output   ; --            ; --            ; --                    ; --  ;
; addrRegRd    ; Output   ; --            ; --            ; --                    ; --  ;
; outRegWr     ; Output   ; --            ; --            ; --                    ; --  ;
; outRegRd     ; Output   ; --            ; --            ; --                    ; --  ;
; shiftSel[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; shiftSel[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; shiftSel[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; aluSel[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; aluSel[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; aluSel[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; aluSel[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; compSel[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; compSel[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; compSel[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; opRegRd      ; Output   ; --            ; --            ; --                    ; --  ;
; opRegWr      ; Output   ; --            ; --            ; --                    ; --  ;
; instrWr      ; Output   ; --            ; --