top.fit.rpt

16位CUPIP核,完全运行的好的东西,可以直接拿来用的!

+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 27 / 44 ( 61 % ) ; 3.3V          ; --           ;
; 2        ; 46 / 48 ( 95 % ) ; 3.3V          ; --           ;
; 3        ; 43 / 45 ( 95 % ) ; 3.3V          ; --           ;
; 4        ; 41 / 48 ( 85 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+--------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                         ;
+----------+------------+----------+----------------------+--------+--------------+---------+------------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage       ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ;
+----------+------------+----------+----------------------+--------+--------------+---------+------------+-----------------+
; 1        ; 0          ; 1        ; in[8]                ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; 2        ; 1          ; 1        ; in[9]                ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; 3        ; 2          ; 1        ; in[10]               ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; 4        ; 3          ; 1        ; in[11]               ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; 5        ; 4          ; 1        ; NESW                 ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; 6        ; 5          ; 1        ; in[12]               ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; 7        ; 6          ; 1        ; in[13]               ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; 8        ; 7          ; 1        ; in[14]               ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; 9        ;            ; 1        ; VCCIO1               ; power  ;              ; 3.3V    ; --         ;                 ;
; 10       ;            ; 1        ; GND                  ; gnd    ;              ;         ; --         ;                 ;
; 11       ; 8          ; 1        ; GND*                 ;        ;              ;         ; Row I/O    ;                 ;
; 12       ; 9          ; 1        ; in[15]               ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; 13       ; 10         ; 1        ; sftsel[2]            ; output ; LVTTL        ;         ; Row I/O    ; N               ;
; 14       ; 11         ; 1        ; GND*                 ;        ;              ;         ; Row I/O    ;                 ;
; 15       ; 12         ; 1        ; GND*                 ;        ;              ;         ; Row I/O    ;                 ;
; 16       ; 13         ; 1        ; out[13]              ; output ; LVTTL        ;         ; Row I/O    ; N               ;
; 17       ; 14         ; 1        ; cmpsel[1]            ; output ; LVTTL        ;         ; Row I/O    ; N               ;
; 18       ; 15         ; 1        ; opRegRd              ; output ; LVTTL        ;         ; Row I/O    ; N               ;
; 19       ; 16         ; 1        ; instrWr              ; output ; LVTTL        ;         ; Row I/O    ; N               ;
; 20       ; 17         ; 1        ; out[5]               ; output ; LVTTL        ;         ; Row I/O    ; N               ;
; 21       ; 18         ; 1        ; addr[7]              ; output ; LVTTL        ;         ; Row I/O    ; N               ;
; 22       ;            ; 1        ; VCCIO1               ; power  ;              ; 3.3V    ; --         ;                 ;
; 23       ; 19         ; 1        ; b[4]                 ; output ; LVTTL        ;         ; Row I/O    ; N               ;
; 24       ; 20         ; 1        ; *~nCSO~ / GND*       ; output ; LVTTL        ;         ; Row I/O    ; N               ;
; 25       ; 21         ; 1        ; ^DATA0               ; input  ;              ;         ; --         ;                 ;
; 26       ; 22         ; 1        ; ^nCONFIG             ;        ;              ;         ; --         ;                 ;
; 27       ;            ; 1        ; VCCA_PLL1            ; power  ;              ; 1.5V    ; --         ;                 ;
; 28       ; 23         ; 1        ; CLK0                 ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; 29       ; 24         ; 1        ; GND+                 ;        ;              ;         ; Row I/O    ;                 ;
; 30       ;            ; 1        ; GNDA_PLL1            ; gnd    ;              ;         ; --         ;                 ;
; 31       ;            ; 1        ; GNDG_PLL1            ; gnd    ;              ;         ; --         ;                 ;
; 32       ; 25         ; 1        ; ^nCEO                ;        ;              ;         ; --         ;                 ;
; 33       ; 26         ; 1        ; ^nCE                 ;        ;              ;         ; --         ;                 ;
; 34       ; 27         ; 1        ; ^MSEL0               ;        ;              ;         ; --         ;                 ;
; 35       ; 28         ; 1        ; ^MSEL1               ;        ;              ;         ; --         ;                 ;
; 36       ; 29         ; 1        ; ^DCLK                ; bidir  ;              ;         ; --         ;                 ;
; 37       ; 30         ; 1        ; *~ASDO~ / GND*       ; output ; LVTTL        ;         ; Row I/O    ; N               ;
; 38       ; 31         ; 1        ; pc[7]                ; output ; LVTTL        ;         ; Row I/O    ; N               ;
; 39       ; 32         ; 1        ; b[5]                 ; output ; LVTTL        ;         ; Row I/O    ; N               ;
; 40       ;            ; 1        ; GND                  ; gnd    ;              ;         ; --         ;                 ;
; 41       ; 33         ; 1        ; T2                   ; output ; LVTTL        ;         ; Row I/O    ; N               ;
; 42       ; 34         ; 1        ; T1                   ; output ; LVTTL        ;         ; Row I/O    ; N               ;
; 43       ; 35         ; 1        ; out[7]               ; output ; LVTTL        ;         ; Row I/O    ; N               ;
; 44       ; 36         ; 1        ; GND*                 ;        ;              ;         ; Row I/O    ;                 ;
; 45       ; 37         ; 1        ; GND*                 ;        ;              ;         ; Row I/O    ;                 ;
; 46       ; 38         ; 1        ; GND*                 ;        ;              ;         ; Row I/O    ;                 ;
; 47       ; 39         ; 1        ; cmpsel[0]            ; output ; LVTTL        ;         ; Row I/O    ; N               ;
; 48       ; 40         ; 1        ; GND*                 ;        ;              ;         ; Row I/O    ;                 ;
; 49       ; 41         ; 1        ; GND*                 ;        ;              ;         ; Row I/O    ;                 ;
; 50       ; 42         ; 1        ; GND*                 ;        ;              ;         ; Row I/O    ;                 ;
; 51       ;            ; 1        ; VCCIO1               ; power  ;              ; 3.3V    ; --         ;                 ;
; 52       ;            ; 1        ; GND                  ; gnd    ;              ;         ; --         ;                 ;
; 53       ; 43         ; 1        ; GND*                 ;        ;              ;         ; Row I/O    ;                 ;
; 54       ; 44         ; 1        ; GND*                 ;        ;              ;         ; Row I/O    ;                 ;
; 55       ; 45         ; 1        ; POE[4]               ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 56       ; 46         ; 1        ; GND*                 ;        ;              ;         ; Row I/O    ;                 ;
; 57       ; 47         ; 1        ; GND*                 ;        ;              ;         ; Row I/O    ;                 ;
; 58       ; 48         ; 1        ; GND*                 ;        ;              ;         ; Row I/O    ;                 ;
; 59       ; 49         ; 1        ; GND*                 ;        ;              ;         ; Row I/O    ;                 ;
; 60       ; 50         ; 1        ; GND*                 ;        ;              ;         ; Row I/O    ;                 ;
; 61       ; 51         ; 4        ; GND*                 ;        ;              ;         ; Column I/O ;