📄 top.pin
字号:
-- Copyright (C) 1991-2004 Altera Corporation
-- Any megafunction design, and related netlist (encrypted or decrypted),
-- support information, device programming or simulation file, and any other
-- associated documentation or information provided by Altera or a partner
-- under Altera's Megafunction Partnership Program may be used only
-- to program PLD devices (but not masked PLD devices) from Altera. Any
-- other use of such megafunction design, netlist, support information,
-- device programming or simulation file, or any other related documentation
-- or information is prohibited for any other purpose, including, but not
-- limited to modification, reverse engineering, de-compiling, or use with
-- any other silicon devices, unless such use is explicitly licensed under
-- a separate agreement with Altera or a megafunction partner. Title to the
-- intellectual property, including patents, copyrights, trademarks, trade
-- secrets, or maskworks, embodied in any such megafunction design, netlist,
-- support information, device programming or simulation file, or any other
-- related documentation or information provided by Altera or a megafunction
-- partner, remains with Altera, the megafunction partner, or their respective
-- licensors. No other licenses, including any licenses needed under any third
-- party's intellectual property, are provided herein.
--
-- This is a Quartus II output file. It is for reporting purposes only, and is
-- not intended for use as a Quartus II input file. This file cannot be used
-- to make Quartus II pin assignments - for instructions on how to make pin
-- assignments, please see Quartus II help.
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
-- NC : No Connect. This pin has no internal connection to the device.
-- VCCINT : Dedicated power pin, which MUST be connected to VCC (1.5V).
-- VCCIO : Dedicated power pin, which MUST be connected to VCC
-- of its bank.
-- Bank 1: 3.3V
-- Bank 2: 3.3V
-- Bank 3: 3.3V
-- Bank 4: 3.3V
-- GND : Dedicated ground pin. Dedicated GND pins MUST be connected to GND.
-- It can also be used to report unused dedicated pins. The connection
-- on the board for unused dedicated pins depends on whether this will
-- be used in a future design. One example is device migration. When
-- using device migration, refer to the device pin-tables. If it is a
-- GND pin in the pin table or if it will not be used in a future design
-- for another purpose the it MUST be connected to GND. If it is an unused
-- dedicated pin, then it can be connected to a valid signal on the board
-- (low, high, or toggling) if that signal is required for a different
-- revision of the design.
-- GND+ : Unused input pin. It can also be used to report unused dual-purpose pins.
-- This pin should be connected to GND. It may also be connected to a
-- valid signal on the board (low, high, or toggling) if that signal
-- is required for a different revision of the design.
-- GND* : Unused I/O pin. This pin can either be left unconnected or
-- connected to GND. Connecting this pin to GND will improve the
-- device's immunity to noise.
---------------------------------------------------------------------------------
Quartus II Version 4.1 Build 181 06/29/2004 SJ Full Version
CHIP "top" ASSIGNED TO AN: EP1C6Q240C8
Pin Name/Usage : Location : Dir. : I/O Standard : Voltage : I/O Bank : User Assignment
-------------------------------------------------------------------------------------------------------------
in[8] : 1 : input : LVTTL : : 1 : Y
in[9] : 2 : input : LVTTL : : 1 : Y
in[10] : 3 : input : LVTTL : : 1 : Y
in[11] : 4 : input : LVTTL : : 1 : Y
NESW : 5 : input : LVTTL : : 1 : Y
in[12] : 6 : input : LVTTL : : 1 : Y
in[13] : 7 : input : LVTTL : : 1 : Y
in[14] : 8 : input : LVTTL : : 1 : Y
VCCIO1 : 9 : power : : 3.3V : 1 :
GND : 10 : gnd : : : 1 :
GND* : 11 : : : : 1 :
in[15] : 12 : input : LVTTL : : 1 : Y
sftsel[2] : 13 : output : LVTTL : : 1 : N
GND* : 14 : : : : 1 :
GND* : 15 : : : : 1 :
out[13] : 16 : output : LVTTL : : 1 : N
cmpsel[1] : 17 : output : LVTTL : : 1 : N
opRegRd : 18 : output : LVTTL : : 1 : N
instrWr : 19 : output : LVTTL : : 1 : N
out[5] : 20 : output : LVTTL : : 1 : N
addr[7] : 21 : output : LVTTL : : 1 : N
VCCIO1 : 22 : power : : 3.3V : 1 :
b[4] : 23 : output : LVTTL : : 1 : N
~nCSO~ / GND* : 24 : output : LVTTL : : 1 : N
DATA0 : 25 : input : : : 1 :
nCONFIG : 26 : : : : 1 :
VCCA_PLL1 : 27 : power : : 1.5V : 1 :
CLK0 : 28 : input : LVTTL : : 1 : Y
GND+ : 29 : : : : 1 :
GNDA_PLL1 : 30 : gnd : : : 1 :
GNDG_PLL1 : 31 : gnd : : : 1 :
nCEO : 32 : : : : 1 :
nCE : 33 : : : : 1 :
MSEL0 : 34 : : : : 1 :
MSEL1 : 35 : : : : 1 :
DCLK : 36 : bidir : : : 1 :
~ASDO~ / GND* : 37 : output : LVTTL : : 1 : N
pc[7] : 38 : output : LVTTL : : 1 : N
b[5] : 39 : output : LVTTL : : 1 : N
GND : 40 : gnd : : : 1 :
T2 : 41 : output : LVTTL : : 1 : N
T1 : 42 : output : LVTTL : : 1 : N
out[7] : 43 : output : LVTTL : : 1 : N
GND* : 44 : : : : 1 :
GND* : 45 : : : : 1 :
GND* : 46 : : : : 1 :
cmpsel[0] : 47 : output : LVTTL : : 1 : N
GND* : 48 : : : : 1 :
GND* : 49 : : : : 1 :
GND* : 50 : : : : 1 :
VCCIO1 : 51 : power : : 3.3V : 1 :
GND : 52 : gnd : : : 1 :
GND* : 53 : : : : 1 :
GND* : 54 : : : : 1 :
POE[4] : 55 : output : LVTTL : : 1 : Y
GND* : 56 : : : : 1 :
GND* : 57 : : : : 1 :
GND* : 58 : : : : 1 :
GND* : 59 : : : : 1 :
GND* : 60 : : : : 1 :
GND* : 61 : : : : 4 :
GND* : 62 : : : : 4 :
GND* : 63 : : : : 4 :
GND* : 64 : : : : 4 :
GND* : 65 : : : : 4 :
cmpsel[2] : 66 : output : LVTTL : : 4 : N
out[14] : 67 : output : LVTTL : : 4 : N
GND* : 68 : : : : 4 :
GND : 69 : gnd : : : 1 :
VCCIO4 : 70 : power : : 3.3V : 4 :
GND : 71 : gnd : : : 1 :
VCCINT : 72 : power : : 1.5V : :
instr[9] : 73 : output : LVTTL : : 4 : N
instr[10] : 74 : output : LVTTL : : 4 : N
out[11] : 75 : output : LVTTL : : 4 : N
out[15] : 76 : output : LVTTL : : 4 : N
alu[2] : 77 : output : LVTTL : : 4 : N
instr[15] : 78 : output : LVTTL : : 4 : N
instr[4] : 79 : output : LVTTL : : 4 : N
instr[2] : 80 : output : LVTTL : : 4 : N
instr[1] : 81 : output : LVTTL : : 4 : N
instr[3] : 82 : output : LVTTL : : 4 : N
pc[6] : 83 : output : LVTTL : : 4 : N
addr[5] : 84 : output : LVTTL : : 4 : N
addr[3] : 85 : output : LVTTL : : 4 : N
addr[2] : 86 : output : LVTTL : : 4 : N
addr[1] : 87 : output : LVTTL : : 4 : N
addr[6] : 88 : output : LVTTL : : 4 : N
GND : 89 : gnd : : : 1 :
VCCINT : 90 : power : : 1.5V : :
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -