dds_mcu.fit.rpt

上传一个关于DDS开发的源程序

; 240      ; 197        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+


+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                         ;
+---------------------+-------+------------------------------------+
; I/O Standard        ; Load  ; Termination Resistance             ;
+---------------------+-------+------------------------------------+
; LVTTL               ; 10 pF ; Not Available                      ;
; LVCMOS              ; 10 pF ; Not Available                      ;
; 2.5 V               ; 10 pF ; Not Available                      ;
; 1.8 V               ; 10 pF ; Not Available                      ;
; 1.5 V               ; 10 pF ; Not Available                      ;
; SSTL-3 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 30 pF ; (See SSTL-2)                       ;
; 3.3-V PCI           ; 10 pF ; 25 Ohm (Parallel)                  ;
; LVDS                ; 4 pF  ; 100 Ohm (Differential)             ;
; RSDS                ; 0 pF  ; 100 Ohm (Differential)             ;
+---------------------+-------+------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                       ;
+---------------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+------------------------------------------------------+
; Compilation Hierarchy Node                  ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Full Hierarchy Name                                  ;
+---------------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+------------------------------------------------------+
; |DDS_mcu                                    ; 64 (0)      ; 64           ; 0           ; 35   ; 0            ; 0 (0)        ; 64 (0)            ; 0 (0)            ; 0 (0)           ; |DDS_mcu                                             ;
;    |DFF_MCU:inst1|                          ; 32 (0)      ; 32           ; 0           ; 0    ; 0            ; 0 (0)        ; 32 (0)            ; 0 (0)            ; 0 (0)           ; |DDS_mcu|DFF_MCU:inst1                               ;
;       |lpm_ff:lpm_ff_component|             ; 32 (32)     ; 32           ; 0           ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; 0 (0)           ; |DDS_mcu|DFF_MCU:inst1|lpm_ff:lpm_ff_component       ;
;    |SR:inst|                                ; 32 (0)      ; 32           ; 0           ; 0    ; 0            ; 0 (0)        ; 32 (0)            ; 0 (0)            ; 0 (0)           ; |DDS_mcu|SR:inst                                     ;
;       |lpm_shiftreg:lpm_shiftreg_component| ; 32 (32)     ; 32           ; 0           ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; 0 (0)           ; |DDS_mcu|SR:inst|lpm_shiftreg:lpm_shiftreg_component ;
+---------------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+------------------------------------------------------+


+----------------------------------------------------------------------------------+
; Delay Chain Summary                                                              ;
+---------+----------+---------------+---------------+-----------------------+-----+
; Name    ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------+----------+---------------+---------------+-----------------------+-----+
; SS      ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; clock   ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; shiftin ; Input    ; ON            ; ON            ; --                    ; --  ;
; q[31]   ; Output   ; --            ; --            ; --                    ; --  ;
; q[30]   ; Output   ; --            ; --            ; --                    ; --  ;
; q[29]   ; Output   ; --            ; --            ; --                    ; --  ;
; q[28]   ; Output   ; --            ; --            ; --                    ; --  ;
; q[27]   ; Output   ; --            ; --            ; --                    ; --  ;
; q[26]   ; Output   ; --            ; --            ; --                    ; --  ;
; q[25]   ; Output   ; --            ; --            ; --                    ; --  ;
; q[24]   ; Output   ; --            ; --            ; --                    ; --  ;
; q[23]   ; Output   ; --            ; --            ; --                    ; --  ;
; q[22]   ; Output   ; --            ; --            ; --                    ; --  ;
; q[21]   ; Output   ; --            ; --            ; --                    ; --  ;
; q[20]   ; Output   ; --            ; --            ; --                    ; --  ;
; q[19]   ; Output   ; --            ; --            ; --                    ; --  ;
; q[18]   ; Output   ; --            ; --            ; --                    ; --  ;
; q[17]   ; Output   ; --            ; --            ; --                    ; --  ;
; q[16]   ; Output   ; --            ; --            ; --                    ; --  ;
; q[15]   ; Output   ; --            ; --            ; --                    ; --  ;
; q[14]   ; Output   ; --            ; --            ; --                    ; --  ;
; q[13]   ; Output   ; --            ; --            ; --                    ; --  ;
; q[12]   ; Output   ; --            ; --            ; --                    ; --  ;
; q[11]   ; Output   ; --            ; --            ; --                    ; --  ;
; q[10]   ; Output   ; --            ; --            ; --                    ; --  ;
; q[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; q[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; q[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; q[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; q[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; q[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; q[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; q[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; q[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; q[0]    ; Output   ; --            ; --            ; --                    ; --  ;
+---------+----------+---------------+---------------+-----------------------+-----+


+------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                           ;
+------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                        ; Pad To Core Index ; Setting ;
+------------------------------------------------------------+-------------------+---------+
; SS                                                         ;                   ;         ;
; clock                                                      ;                   ;         ;
; shiftin                                                    ;                   ;         ;
;      - SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[0] ; 0                 ; ON      ;
+------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------+
; Control Signals                                                                                     ;
+-------+----------+---------+---------------------+--------+----------------------+------------------+
; Name  ; Location ; Fan-Out ; Usage               ; Global ; Global Resource Used ; Global Line Name ;
+-------+----------+---------+---------------------+--------+----------------------+------------------+
; SS    ; PIN_28   ; 64      ; Clock, Clock enable ; yes    ; Global clock         ; GCLK2            ;
; clock ; PIN_29   ; 32      ; Clock               ; yes    ; Global clock         ; GCLK3            ;
+-------+----------+---------+---------------------+--------+----------------------+------------------+


+----------------------------------------------------------------------+
; Global & Other Fast Signals                                          ;
+-------+----------+---------+----------------------+------------------+
; Name  ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+-------+----------+---------+----------------------+------------------+
; SS    ; PIN_28   ; 64      ; Global clock         ; GCLK2            ;
; clock ; PIN_29   ; 32      ; Global clock         ; GCLK3            ;
+-------+----------+---------+----------------------+------------------+


+----------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                ;
+------------------------------------------------------+---------+
; Name                                                 ; Fan-Out ;
+------------------------------------------------------+---------+
; SR:inst|lpm_shiftreg:lpm_s