sr_inst.vhd

来自「上传一个关于DDS开发的源程序」· VHDL 代码 · 共 7 行

SR_inst : SR PORT MAP (
		clock	 => clock_sig,
		enable	 => enable_sig,
		shiftin	 => shiftin_sig,
		q	 => q_sig
	);