dds_mcu.tan.rpt

来自「上传一个关于DDS开发的源程序」· RPT 代码 · 共 330 行 · 第 1/3 页

RPT
330 行
字号
123
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]  ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[2]  ; clock      ; clock    ; None                        ; None                      ; 0.833 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[25] ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[26] ; clock      ; clock    ; None                        ; None                      ; 0.833 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[28] ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[29] ; clock      ; clock    ; None                        ; None                      ; 0.833 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[2]  ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[3]  ; clock      ; clock    ; None                        ; None                      ; 0.831 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[13] ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[14] ; clock      ; clock    ; None                        ; None                      ; 0.830 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[17] ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[18] ; clock      ; clock    ; None                        ; None                      ; 0.830 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[29] ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[30] ; clock      ; clock    ; None                        ; None                      ; 0.830 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[18] ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[19] ; clock      ; clock    ; None                        ; None                      ; 0.827 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[26] ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[27] ; clock      ; clock    ; None                        ; None                      ; 0.665 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[14] ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[15] ; clock      ; clock    ; None                        ; None                      ; 0.664 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[12] ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[13] ; clock      ; clock    ; None                        ; None                      ; 0.663 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[22] ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[23] ; clock      ; clock    ; None                        ; None                      ; 0.662 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[24] ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[25] ; clock      ; clock    ; None                        ; None                      ; 0.661 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[15] ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[16] ; clock      ; clock    ; None                        ; None                      ; 0.660 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[0]  ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]  ; clock      ; clock    ; None                        ; None                      ; 0.658 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[7]  ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[8]  ; clock      ; clock    ; None                        ; None                      ; 0.658 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[8]  ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[9]  ; clock      ; clock    ; None                        ; None                      ; 0.658 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[19] ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[20] ; clock      ; clock    ; None                        ; None                      ; 0.658 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[20] ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[21] ; clock      ; clock    ; None                        ; None                      ; 0.658 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[3]  ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[4]  ; clock      ; clock    ; None                        ; None                      ; 0.656 ns                ;
; N/A   ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[30] ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[31] ; clock      ; clock    ; None                        ; None                      ; 0.653 ns                ;
+-------+------------------------------------------------+------------------------------------------------------+------------------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------+
; tsu                                                                                                           ;
+-------+--------------+------------+---------+------------------------------------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From    ; To                                                   ; To Clock ;
+-------+--------------+------------+---------+------------------------------------------------------+----------+
; N/A   ; None         ; 4.070 ns   ; shiftin ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[0]  ; clock    ;
; N/A   ; None         ; 0.770 ns   ; SS      ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[9]  ; clock    ;
; N/A   ; None         ; 0.770 ns   ; SS      ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[8]  ; clock    ;
; N/A   ; None         ; 0.770 ns   ; SS      ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[7]  ; clock    ;
; N/A   ; None         ; 0.770 ns   ; SS      ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[6]  ; clock    ;
; N/A   ; None         ; 0.770 ns   ; SS      ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[5]  ; clock    ;
; N/A   ; None         ; 0.770 ns   ; SS      ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[4]  ; clock    ;
; N/A   ; None         ; 0.770 ns   ; SS      ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[3]  ; clock    ;
; N/A   ; None         ; 0.770 ns   ; SS      ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[2]  ; clock    ;
; N/A   ; None         ; 0.770 ns   ; SS      ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[1]  ; clock    ;
; N/A   ; None         ; 0.770 ns   ; SS      ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[0]  ; clock    ;
; N/A   ; None         ; 0.768 ns   ; SS      ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[11] ; clock    ;
; N/A   ; None         ; 0.768 ns   ; SS      ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[10] ; clock    ;
; N/A   ; None         ; 0.767 ns   ; SS      ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[21] ; clock    ;
; N/A   ; None         ; 0.767 ns   ; SS      ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[20] ; clock    ;
; N/A   ; None         ; 0.767 ns   ; SS      ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[19] ; clock    ;
; N/A   ; None         ; 0.767 ns   ; SS      ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[18] ; clock    ;
; N/A   ; None         ; 0.767 ns   ; SS      ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[17] ; clock    ;
; N/A   ; None         ; 0.767 ns   ; SS      ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[16] ; clock    ;
; N/A   ; None         ; 0.767 ns   ; SS      ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[15] ; clock    ;
; N/A   ; None         ; 0.767 ns   ; SS      ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[14] ; clock    ;
; N/A   ; None         ; 0.767 ns   ; SS      ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[13] ; clock    ;
; N/A   ; None         ; 0.767 ns   ; SS      ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[12] ; clock    ;
; N/A   ; None         ; 0.766 ns   ; SS      ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[31] ; clock    ;
; N/A   ; None         ; 0.766 ns   ; SS      ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[30] ; clock    ;
; N/A   ; None         ; 0.766 ns   ; SS      ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[29] ; clock    ;
; N/A   ; None         ; 0.766 ns   ; SS      ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[28] ; clock    ;
; N/A   ; None         ; 0.766 ns   ; SS      ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[27] ; clock    ;
; N/A   ; None         ; 0.766 ns   ; SS      ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[26] ; clock    ;
; N/A   ; None         ; 0.766 ns   ; SS      ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[25] ; clock    ;
; N/A   ; None         ; 0.766 ns   ; SS      ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[24] ; clock    ;
; N/A   ; None         ; 0.766 ns   ; SS      ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[23] ; clock    ;
; N/A   ; None         ; 0.766 ns   ; SS      ; SR:inst|lpm_shiftreg:lpm_shiftreg_component|dffs[22] ; clock    ;
+-------+--------------+------------+---------+------------------------------------------------------+----------+


+---------------------------------------------------------------------------------------------------------+
; tco                                                                                                     ;
+-------+--------------+------------+------------------------------------------------+-------+------------+
; Slack ; Required tco ; Actual tco ; From                                           ; To    ; From Clock ;
+-------+--------------+------------+------------------------------------------------+-------+------------+
; N/A   ; None         ; 8.028 ns   ; DFF_MCU:inst1|lpm_ff:lpm_ff_component|dffs[0]  ; q[0]  ; SS         ;
; N/A   ; None         ; 7.931 ns   ; DFF_MCU:inst1|lpm_ff:lpm_ff_component|dffs[15] ; q[15] ; SS         ;
; N/A   ; None         ; 7.710 ns   ; DFF_MCU:inst1|lpm_ff:lpm_ff_component|dffs[18] ; q[18] ; SS         ;
; N/A   ; None         ; 7.381 ns   ; DFF_MCU:inst1|lpm_ff:lpm_ff_component|dffs[21] ; q[21] ; SS         ;
; N/A   ; None         ; 7.364 ns   ; DFF_MCU:inst1|lpm_ff:lpm_ff_component|dffs[26] ; q[26] ; SS         ;
; N/A   ; None         ; 7.329 ns   ; DFF_MCU:inst1|lpm_ff:lpm_ff_component|dffs[30] ; q[30] ; SS         ;
; N/A   ; None         ; 7.094 ns   ; DFF_MCU:inst1|lpm_ff:lpm_ff_component|dffs[6]  ; q[6]  ; SS         ;
; N/A   ; None         ; 7.087 ns   ; DFF_MCU:inst1|lpm_ff:lpm_ff_component|dffs[8]  ; q[8]  ; SS         ;
; N/A   ; None         ; 7.014 ns   ; DFF_MCU:inst1|lpm_ff:lpm_ff_component|dffs[29] ; q[29] ; SS         ;
; N/A   ; None         ; 6.996 ns   ; DFF_MCU:inst1|lpm_ff:lpm_ff_component|dffs[13] ; q[13] ; SS         ;
; N/A   ; None         ; 6.996 ns   ; DFF_MCU:inst1|lpm_ff:lpm_ff_component|dffs[14] ; q[14] ; SS         ;
; N/A   ; None         ; 6.891 ns   ; DFF_MCU:inst1|lpm_ff:lpm_ff_component|dffs[16] ; q[16] ; SS         ;
; N/A   ; None         ; 6.889 ns   ; DFF_MCU:inst1|lpm_ff:lpm_ff_component|dffs[22] ; q[22] ; SS         ;
; N/A   ; None         ; 6.889 ns   ; DFF_MCU:inst1|lpm_ff:lpm_ff_component|dffs[28] ; q[28] ; SS         ;
; N/A   ; None         ; 6.761 ns   ; DFF_MCU:inst1|lpm_ff:lpm_ff_component|dffs[9]  ; q[9]  ; SS         ;
; N/A   ; None         ; 6.761 ns   ; DFF_MCU:inst1|lpm_ff:lpm_ff_component|dffs[10] ; q[10] ; SS         ;
; N/A   ; None         ; 6.756 ns   ; DFF_MCU:inst1|lpm_ff:lpm_ff_component|dffs[11] ; q[11] ; SS         ;
; N/A   ; None         ; 6.754 ns   ; DFF_MCU:inst1|lpm_ff:lpm_ff_component|dffs[27] ; q[27] ; SS         ;
; N/A   ; None         ; 6.738 ns   ; DFF_MCU:inst1|lpm_ff:lpm_ff_component|dffs[19] ; q[19] ; SS         ;
; N/A   ; None         ; 6.711 ns   ; DFF_MCU:inst1|lpm_ff:lpm_ff_component|dffs[12] ; q[12] ; SS         ;
; N/A   ; None         ; 6.690 ns   ; DFF_MCU:inst1|lpm_ff:lpm_ff_component|dffs[4]  ; q[4]  ; SS         ;
; N/A   ; None         ; 6.641 ns   ; DFF_MCU:inst1|lpm_ff:lpm_ff_component|dffs[5]  ; q[5]  ; SS         ;
; N/A   ; None         ; 6.640 ns   ; DFF_MCU:inst1|lpm_ff:lpm_ff_component|dffs[1]  ; q[1]  ; SS         ;
; N/A   ; None         ; 6.639 ns   ; DFF_MCU:inst1|lpm_ff:lpm_ff_component|dffs[17] ; q[17] ; SS         ;
; N/A   ; None         ; 6.639 ns   ; DFF_MCU:inst1|lpm_ff:lpm_ff_component|dffs[20] ; q[20] ; SS         ;
; N/A   ; None         ; 6.639 ns   ; DFF_MCU:inst1|lpm_ff:lpm_ff_component|dffs[31] ; q[31] ; SS         ;
; N/A   ; None         ; 6.633 ns   ; DFF_MCU:inst1|lpm_ff:lpm_ff_component|dffs[25] ; q[25] ; SS         ;
; N/A   ; None         ; 6.590 ns   ; DFF_MCU:inst1|lpm_ff:lpm_ff_component|dffs[7]  ; q[7]  ; SS         ;
; N/A   ; None         ; 6.583 ns   ; DFF_MCU:inst1|lpm_ff:lpm_ff_component|dffs[3]  ; q[3]  ; SS         ;
; N/A   ; None         ; 6.583 ns   ; DFF_MCU:inst1|lpm_ff:lpm_ff_component|dffs[23] ; q[23] ; SS         ;
; N/A   ; None         ; 6.529 ns   ; DFF_MCU:inst1|lpm_ff:lpm_ff_component|dffs[2]  ; q[2]  ; SS         ;
; N/A   ; None         ; 6.461 ns   ; DFF_MCU:inst1|lpm_ff:lpm_ff_component|dffs[24] ; q[24] ; SS         ;
+-------+--------------+------------+------------------------------------------------+-------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; th                                                                                                                  ;
+---------------+-------------+-----------+---------+------------------------------------------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From    ; To                                                   ; To Clock ;
+---------------+-------------+-----------+---------+------------------------------------------------------+----------+
123

dds_mcu.tan.rpt - 源码说明

本页面展示了「上传一个关于DDS开发的源程序」中的 dds_mcu.tan.rpt 源码文件，采用 RPT 编程语言编写，共 330 行代码。您可以在线阅读完整代码内容，也可以返回资源详情页下载完整源码包进行本地学习和开发。

虫虫开发者社区收录了大量与DDS相关的技术资源，包括源代码、技术文档、电路图等，是电子工程师和嵌入式开发者的专业学习平台。

⌨️ 快捷键说明

复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?