⭐ 欢迎来到虫虫下载站! | 📦 资源下载 📁 资源专辑 ℹ️ 关于我们
⭐ 虫虫下载站

📄 songer.fit.rpt

📁 VHDL计数器
💻 RPT
📖 第 1 页 / 共 3 页
字号:
; LAB                                       ;
+--------------------------+----------------+
; Number of Logic Elements ; Number of LABs ;
+--------------------------+----------------+
; 0                        ; 604            ;
; 1                        ; 4              ;
; 2                        ; 0              ;
; 3                        ; 0              ;
; 4                        ; 1              ;
; 5                        ; 1              ;
; 6                        ; 1              ;
; 7                        ; 1              ;
; 8                        ; 12             ;
+--------------------------+----------------+


+----------------------------------------------+
; Local Routing Interconnect                   ;
+-----------------------------+----------------+
; Local Routing Interconnects ; Number of LABs ;
+-----------------------------+----------------+
; 0                           ; 610            ;
; 1                           ; 2              ;
; 2                           ; 1              ;
; 3                           ; 2              ;
; 4                           ; 3              ;
; 5                           ; 1              ;
; 6                           ; 5              ;
+-----------------------------+----------------+


+---------------------------------------------+
; LAB External Interconnect                   ;
+----------------------------+----------------+
; LAB External Interconnects ; Number of LABs ;
+----------------------------+----------------+
; 0                          ; 604            ;
; 1                          ; 2              ;
; 2                          ; 1              ;
; 3                          ; 0              ;
; 4                          ; 5              ;
; 5                          ; 0              ;
; 6                          ; 3              ;
; 7                          ; 1              ;
; 8                          ; 3              ;
; 9                          ; 1              ;
; 10                         ; 0              ;
; 11                         ; 0              ;
; 12                         ; 1              ;
; 13                         ; 1              ;
; 14                         ; 1              ;
; 15                         ; 0              ;
; 16                         ; 0              ;
; 17                         ; 1              ;
+----------------------------+----------------+


+-----------------------------------------------------------------------------------------+
; Row Interconnect                                                                        ;
+-------+--------------------+-----------------------------+------------------------------+
; Row   ; Interconnect Used  ; Left Half Interconnect Used ; Right Half Interconnect Used ;
+-------+--------------------+-----------------------------+------------------------------+
;  A    ;  0 / 208 ( 0 % )   ;  2 / 104 ( 1 % )            ;  1 / 104 ( < 1 % )           ;
;  B    ;  0 / 208 ( 0 % )   ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  C    ;  0 / 208 ( 0 % )   ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  D    ;  0 / 208 ( 0 % )   ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  E    ;  0 / 208 ( 0 % )   ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  F    ;  0 / 208 ( 0 % )   ;  1 / 104 ( < 1 % )          ;  0 / 104 ( 0 % )             ;
;  G    ;  3 / 208 ( 1 % )   ;  22 / 104 ( 21 % )          ;  0 / 104 ( 0 % )             ;
;  H    ;  0 / 208 ( 0 % )   ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  I    ;  27 / 208 ( 12 % ) ;  19 / 104 ( 18 % )          ;  0 / 104 ( 0 % )             ;
;  J    ;  0 / 208 ( 0 % )   ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  K    ;  0 / 208 ( 0 % )   ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  L    ;  0 / 208 ( 0 % )   ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
; Total ;  30 / 2496 ( 1 % ) ;  44 / 1248 ( 3 % )          ;  1 / 1248 ( < 1 % )          ;
+-------+--------------------+-----------------------------+------------------------------+


+----------------------------+
; LAB Column Interconnect    ;
+-------+--------------------+
; Col.  ; Interconnect Used  ;
+-------+--------------------+
; 1     ;  2 / 24 ( 8 % )    ;
; 2     ;  1 / 24 ( 4 % )    ;
; 3     ;  1 / 24 ( 4 % )    ;
; 4     ;  0 / 24 ( 0 % )    ;
; 5     ;  0 / 24 ( 0 % )    ;
; 6     ;  0 / 24 ( 0 % )    ;
; 7     ;  0 / 24 ( 0 % )    ;
; 8     ;  1 / 24 ( 4 % )    ;
; 9     ;  8 / 24 ( 33 % )   ;
; 10    ;  0 / 24 ( 0 % )    ;
; 11    ;  1 / 24 ( 4 % )    ;
; 12    ;  0 / 24 ( 0 % )    ;
; 13    ;  0 / 24 ( 0 % )    ;
; 14    ;  0 / 24 ( 0 % )    ;
; 15    ;  0 / 24 ( 0 % )    ;
; 16    ;  0 / 24 ( 0 % )    ;
; 17    ;  0 / 24 ( 0 % )    ;
; 18    ;  0 / 24 ( 0 % )    ;
; 19    ;  3 / 24 ( 12 % )   ;
; 20    ;  0 / 24 ( 0 % )    ;
; 21    ;  0 / 24 ( 0 % )    ;
; 22    ;  0 / 24 ( 0 % )    ;
; 23    ;  0 / 24 ( 0 % )    ;
; 24    ;  0 / 24 ( 0 % )    ;
; 25    ;  0 / 24 ( 0 % )    ;
; 26    ;  0 / 24 ( 0 % )    ;
; 27    ;  0 / 24 ( 0 % )    ;
; 28    ;  0 / 24 ( 0 % )    ;
; 29    ;  0 / 24 ( 0 % )    ;
; 30    ;  0 / 24 ( 0 % )    ;
; 31    ;  0 / 24 ( 0 % )    ;
; 32    ;  0 / 24 ( 0 % )    ;
; 33    ;  0 / 24 ( 0 % )    ;
; 34    ;  0 / 24 ( 0 % )    ;
; 35    ;  0 / 24 ( 0 % )    ;
; 36    ;  0 / 24 ( 0 % )    ;
; 37    ;  0 / 24 ( 0 % )    ;
; 38    ;  1 / 24 ( 4 % )    ;
; 39    ;  0 / 24 ( 0 % )    ;
; 40    ;  0 / 24 ( 0 % )    ;
; 41    ;  0 / 24 ( 0 % )    ;
; 42    ;  0 / 24 ( 0 % )    ;
; 43    ;  0 / 24 ( 0 % )    ;
; 44    ;  0 / 24 ( 0 % )    ;
; 45    ;  0 / 24 ( 0 % )    ;
; 46    ;  0 / 24 ( 0 % )    ;
; 47    ;  0 / 24 ( 0 % )    ;
; 48    ;  0 / 24 ( 0 % )    ;
; 49    ;  0 / 24 ( 0 % )    ;
; 50    ;  0 / 24 ( 0 % )    ;
; 51    ;  0 / 24 ( 0 % )    ;
; 52    ;  0 / 24 ( 0 % )    ;
; Total ;  18 / 1248 ( 1 % ) ;
+-------+--------------------+


+---------------------------+
; LAB Column Interconnect   ;
+-------+-------------------+
; Col.  ; Interconnect Used ;
+-------+-------------------+
; 1     ;  0 / 48 ( 0 % )   ;
; Total ;  0 / 48 ( 0 % )   ;
+-------+-------------------+


+------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                              ;
+--------------------------------+---------------------------------------------------------------------------+
; Resource                       ; Usage                                                                     ;
+--------------------------------+---------------------------------------------------------------------------+
; Logic cells                    ; 122 / 4,992 ( 2 % )                                                       ;
; Registers                      ; 25 / 4,992 ( < 1 % )                                                      ;
; Logic elements in carry chains ; 23                                                                        ;
; User inserted logic cells      ; 0                                                                         ;
; I/O pins                       ; 8 / 147 ( 5 % )                                                           ;
;     -- Clock pins              ; 0                                                                         ;
;     -- Dedicated input pins    ; 0 / 4 ( 0 % )                                                             ;
; Global signals                 ; 0                                                                         ;
; EABs                           ; 0 / 12 ( 0 % )                                                            ;
; Total memory bits              ; 0 / 49,152 ( 0 % )                                                        ;
; Total RAM block bits           ; 0 / 49,152 ( 0 % )                                                        ;
; Maximum fan-out node           ; NoteTabs:u1|lpm_counter:Counter_rtl_0|alt_counter_f10ke:wysi_counter|q[0] ;
; Maximum fan-out                ; 44                                                                        ;
; Total fan-out                  ; 462                                                                       ;
; Average fan-out                ; 3.55                                                                      ;
+--------------------------------+---------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                ;
+------------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+-------------------------------------------------------------------------------------------+
; Compilation Hierarchy Node                     ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Full Hierarchy Name                                                                       ;
+------------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+-------------------------------------------------------------------------------------------+
; |Songer                                        ; 122 (0)     ; 25           ; 0           ; 8    ; 97 (0)       ; 2 (0)             ; 23 (0)           ; 23 (0)          ; |Songer                                                                                   ;
;    |NoteTabs:u1|                               ; 86 (78)     ; 8            ; 0           ; 0    ; 78 (78)      ; 0 (0)             ; 8 (0)            ; 8 (0)           ; |Songer|NoteTabs:u1                                                                       ;
;       |lpm_counter:Counter_rtl_0|              ; 8 (0)       ; 8            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 8 (0)            ; 8 (0)           ; |Songer|NoteTabs:u1|lpm_counter:Counter_rtl_0                                             ;
;          |alt_counter_f10ke:wysi_counter|      ; 8 (8)       ; 8            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; |Songer|NoteTabs:u1|lpm_counter:Counter_rtl_0|alt_counter_f10ke:wysi_counter              ;
;    |Speakera:u3|                               ; 22 (7)      ; 17           ; 0           ; 0    ; 5 (5)        ; 2 (2)             ; 15 (0)           ; 15 (0)          ; |Songer|Speakera:u3                                                                       ;
;       |lpm_counter:\DivideCLK:Count4[0]_rtl_2| ; 4 (0)       ; 4            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; |Songer|Speakera:u3|lpm_counter:\DivideCLK:Count4[0]_rtl_2                                ;
;          |alt_counter_f10ke:wysi_counter|      ; 4 (4)       ; 4            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; |Songer|Speakera:u3|lpm_counter:\DivideCLK:Count4[0]_rtl_2|alt_counter_f10ke:wysi_counter ;
;       |lpm_counter:\GenSpkS:Count11[0]_rtl_1|  ; 11 (0)      ; 11           ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |Songer|Speakera:u3|lpm_counter:\GenSpkS:Count11[0]_rtl_1                                 ;
;          |alt_counter_f10ke:wysi_counter|      ; 11 (11)     ; 11           ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |Songer|Speakera:u3|lpm_counter:\GenSpkS:Count11[0]_rtl_1|alt_counter_f10ke:wysi_counter  ;
;    |ToneTaba:u2|                               ; 14 (14)     ; 0            ; 0           ; 0    ; 14 (14)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |Songer|ToneTaba:u2                                                                       ;
+------------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+-------------------------------------------------------------------------------------------+


+-----------------------------------+
; Delay Chain Summary               ;
+----------+----------+-------------+
; Name     ; Pin Type ; Pad to Core ;
+----------+----------+-------------+
; CLK8HZ   ; Input    ; OFF         ;
; CLK12MHZ ; Input    ; OFF         ;
; CODE1[3] ; Output   ; OFF         ;
; CODE1[2] ; Output   ; OFF         ;
; CODE1[1] ; Output   ; OFF         ;
; CODE1[0] ; Output   ; OFF         ;
; HIGH1    ; Output   ; OFF         ;
; SPKOUT   ; Output   ; OFF         ;
+----------+----------+-------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in G:/EP1C6_10_1_SONGER/SONGER.pin.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 4.1 Build 181 06/29/2004 SJ Full Version
    Info: Processing started: Sat Jun 04 11:22:37 2005
Info: Command: quartus_fit --import_settings_files=off --export_settings_files=off SONGER -c SONGER
Info: Selected device EP1K100QC208-3 for design SONGER
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info: Assuming a global fmax requirement of 1000 MHz
    Info: Not setting a global tsu requirement
    Info: Not setting a global tco requirement
    Info: Not setting a global tpd requirement
Info: Inserted 0 logic cells in first fitting attempt
Info: Started fitting attempt 1 on Sat Jun 04 2005 at 11:22:38
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time = 0 seconds
Info: Fitter placement operations beginning
Info: Fitter placement operations ending: elapsed time = 0 seconds
Info: Fitter routing operations beginning
Info: Fitter routing operations ending: elapsed time = 0 seconds
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
    Info: Processing ended: Sat Jun 04 11:22:51 2005
    Info: Elapsed time: 00:00:13


⌨️ 快捷键说明

复制代码 Ctrl + C
搜索代码 Ctrl + F
全屏模式 F11
切换主题 Ctrl + Shift + D
显示快捷键 ?
增大字号 Ctrl + =
减小字号 Ctrl + -