bcd.hier_info

用verlog语言编的一些基础实验,适合于FPGA/CPLD的初学者。内容包括8位优先编码器

|bcd
clk => cnt[18].CLK
clk => cnt[17].CLK
clk => cnt[16].CLK
clk => cnt[15].CLK
clk => cnt[14].CLK
clk => cnt[13].CLK
clk => cnt[12].CLK
clk => cnt[11].CLK
clk => cnt[10].CLK
clk => cnt[9].CLK
clk => cnt[8].CLK
clk => cnt[7].CLK
clk => cnt[6].CLK
clk => cnt[5].CLK
clk => cnt[4].CLK
clk => cnt[3].CLK
clk => cnt[2].CLK
clk => cnt[1].CLK
clk => cnt[0].CLK
clk => en[1]~reg0.CLK
clk => en[0]~reg0.CLK
clk => cnt[19].CLK
rst => always1~0.IN0
a[0] => c_tmp[0].IN2
a[1] => Decoder~1.IN2
a[2] => Decoder~1.IN1
a[3] => Decoder~1.IN0
c[0] <= <VCC>
c[1] <= c~6.DB_MAX_OUTPUT_PORT_TYPE
c[2] <= c~5.DB_MAX_OUTPUT_PORT_TYPE
c[3] <= c~4.DB_MAX_OUTPUT_PORT_TYPE
c[4] <= c~3.DB_MAX_OUTPUT_PORT_TYPE
c[5] <= c~2.DB_MAX_OUTPUT_PORT_TYPE
c[6] <= c~1.DB_MAX_OUTPUT_PORT_TYPE
c[7] <= c~0.DB_MAX_OUTPUT_PORT_TYPE
en[0] <= en[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
en[1] <= en[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE