clock.hier_info

用verlog语言编的一个很好的综合实验,特别适合于FPGA/CPLD的初学者

|clock
clk => cnt_scan[14].CLK
clk => cnt_scan[13].CLK
clk => cnt_scan[12].CLK
clk => cnt_scan[11].CLK
clk => cnt_scan[10].CLK
clk => cnt_scan[9].CLK
clk => cnt_scan[8].CLK
clk => cnt_scan[7].CLK
clk => cnt_scan[6].CLK
clk => cnt_scan[5].CLK
clk => cnt_scan[4].CLK
clk => cnt_scan[3].CLK
clk => cnt_scan[2].CLK
clk => cnt_scan[1].CLK
clk => cnt_scan[0].CLK
clk => en[7]~reg0.CLK
clk => en[6]~reg0.CLK
clk => en[5]~reg0.CLK
clk => en[4]~reg0.CLK
clk => en[3]~reg0.CLK
clk => en[2]~reg0.CLK
clk => en[1]~reg0.CLK
clk => en[0]~reg0.CLK
clk => cnt[25].CLK
clk => cnt[24].CLK
clk => cnt[23].CLK
clk => cnt[22].CLK
clk => cnt[21].CLK
clk => cnt[20].CLK
clk => cnt[19].CLK
clk => cnt[18].CLK
clk => cnt[17].CLK
clk => cnt[16].CLK
clk => cnt[15].CLK
clk => cnt[14].CLK
clk => cnt[13].CLK
clk => cnt[12].CLK
clk => cnt[11].CLK
clk => cnt[10].CLK
clk => cnt[9].CLK
clk => cnt[8].CLK
clk => cnt[7].CLK
clk => cnt[6].CLK
clk => cnt[5].CLK
clk => cnt[4].CLK
clk => cnt[3].CLK
clk => cnt[2].CLK
clk => cnt[1].CLK
clk => cnt[0].CLK
clk => dataout_buf[0][3].CLK
clk => dataout_buf[0][2].CLK
clk => dataout_buf[0][1].CLK
clk => dataout_buf[0][0].CLK
clk => dataout_buf[1][3].CLK
clk => dataout_buf[1][2].CLK
clk => dataout_buf[1][1].CLK
clk => dataout_buf[1][0].CLK
clk => dataout_buf[3][3].CLK
clk => dataout_buf[3][2].CLK
clk => dataout_buf[3][1].CLK
clk => dataout_buf[3][0].CLK
clk => dataout_buf[4][3].CLK
clk => dataout_buf[4][2].CLK
clk => dataout_buf[4][1].CLK
clk => dataout_buf[4][0].CLK
clk => dataout_buf[6][3].CLK
clk => dataout_buf[6][2].CLK
clk => dataout_buf[6][1].CLK
clk => dataout_buf[6][0].CLK
clk => dataout_buf[7][3].CLK
clk => dataout_buf[7][2].CLK
clk => dataout_buf[7][1].CLK
clk => dataout_buf[7][0].CLK
clk => cnt_scan[15].CLK
rst => always0~0.IN0
dataout[0] <= dataout~7.DB_MAX_OUTPUT_PORT_TYPE
dataout[1] <= dataout~6.DB_MAX_OUTPUT_PORT_TYPE
dataout[2] <= dataout~5.DB_MAX_OUTPUT_PORT_TYPE
dataout[3] <= dataout~4.DB_MAX_OUTPUT_PORT_TYPE
dataout[4] <= dataout~3.DB_MAX_OUTPUT_PORT_TYPE
dataout[5] <= dataout~2.DB_MAX_OUTPUT_PORT_TYPE
dataout[6] <= dataout~1.DB_MAX_OUTPUT_PORT_TYPE
dataout[7] <= dataout~0.DB_MAX_OUTPUT_PORT_TYPE
en[0] <= en[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
en[1] <= en[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
en[2] <= en[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
en[3] <= en[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
en[4] <= en[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
en[5] <= en[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
en[6] <= en[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
en[7] <= en[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE