clock.fit.rpt

用verlog语言编的一个很好的综合实验,特别适合于FPGA/CPLD的初学者

; cnt[2]                              ; LC61     ; 36      ; Clock enable ; no     ; --                   ; --               ;
; cnt[3]                              ; LC65     ; 35      ; Clock enable ; no     ; --                   ; --               ;
; cnt[4]                              ; LC73     ; 34      ; Clock enable ; no     ; --                   ; --               ;
; cnt[5]                              ; LC77     ; 33      ; Clock enable ; no     ; --                   ; --               ;
; cnt[6]                              ; LC48     ; 32      ; Clock enable ; no     ; --                   ; --               ;
; cnt[7]                              ; LC35     ; 31      ; Clock enable ; no     ; --                   ; --               ;
; cnt[8]                              ; LC38     ; 29      ; Clock enable ; no     ; --                   ; --               ;
; cnt[9]                              ; LC40     ; 29      ; Clock enable ; no     ; --                   ; --               ;
; dataout_buf[0][0]                   ; LC2      ; 25      ; Clock enable ; no     ; --                   ; --               ;
; dataout_buf[0][1]                   ; LC12     ; 25      ; Clock enable ; no     ; --                   ; --               ;
; dataout_buf[0][2]                   ; LC11     ; 24      ; Clock enable ; no     ; --                   ; --               ;
; dataout_buf[0][3]                   ; LC16     ; 25      ; Clock enable ; no     ; --                   ; --               ;
; dataout_buf[1][0]                   ; LC9      ; 20      ; Clock enable ; no     ; --                   ; --               ;
; dataout_buf[1][1]                   ; LC7      ; 20      ; Clock enable ; no     ; --                   ; --               ;
; dataout_buf[1][2]                   ; LC5      ; 20      ; Clock enable ; no     ; --                   ; --               ;
; dataout_buf[1][3]                   ; LC4      ; 20      ; Clock enable ; no     ; --                   ; --               ;
; dataout_buf[3][0]                   ; LC3      ; 16      ; Clock enable ; no     ; --                   ; --               ;
; dataout_buf[3][1]                   ; LC17     ; 16      ; Clock enable ; no     ; --                   ; --               ;
; dataout_buf[3][2]                   ; LC13     ; 15      ; Clock enable ; no     ; --                   ; --               ;
; dataout_buf[3][3]                   ; LC20     ; 16      ; Clock enable ; no     ; --                   ; --               ;
; dataout_buf[4][0]                   ; LC26     ; 12      ; Clock enable ; no     ; --                   ; --               ;
; dataout_buf[4][1]                   ; LC19     ; 12      ; Clock enable ; no     ; --                   ; --               ;
; dataout_buf[4][2]                   ; LC24     ; 12      ; Clock enable ; no     ; --                   ; --               ;
; dataout_buf[4][3]                   ; LC25     ; 12      ; Clock enable ; no     ; --                   ; --               ;
; dataout_buf[6][0]                   ; LC28     ; 8       ; Clock enable ; no     ; --                   ; --               ;
; dataout_buf[6][1]                   ; LC30     ; 8       ; Clock enable ; no     ; --                   ; --               ;
; dataout_buf[6][2]                   ; LC31     ; 7       ; Clock enable ; no     ; --                   ; --               ;
; dataout_buf[6][3]                   ; LC32     ; 8       ; Clock enable ; no     ; --                   ; --               ;
; lpm_counter:cnt_scan_rtl_0|dffs[0]  ; LC23     ; 23      ; Clock enable ; no     ; --                   ; --               ;
; lpm_counter:cnt_scan_rtl_0|dffs[10] ; LC125    ; 13      ; Clock enable ; no     ; --                   ; --               ;
; lpm_counter:cnt_scan_rtl_0|dffs[11] ; LC113    ; 12      ; Clock enable ; no     ; --                   ; --               ;
; lpm_counter:cnt_scan_rtl_0|dffs[12] ; LC121    ; 11      ; Clock enable ; no     ; --                   ; --               ;
; lpm_counter:cnt_scan_rtl_0|dffs[13] ; LC122    ; 10      ; Clock enable ; no     ; --                   ; --               ;
; lpm_counter:cnt_scan_rtl_0|dffs[14] ; LC123    ; 9       ; Clock enable ; no     ; --                   ; --               ;
; lpm_counter:cnt_scan_rtl_0|dffs[15] ; LC124    ; 8       ; Clock enable ; no     ; --                   ; --               ;
; lpm_counter:cnt_scan_rtl_0|dffs[1]  ; LC102    ; 22      ; Clock enable ; no     ; --                   ; --               ;
; lpm_counter:cnt_scan_rtl_0|dffs[2]  ; LC98     ; 21      ; Clock enable ; no     ; --                   ; --               ;
; lpm_counter:cnt_scan_rtl_0|dffs[3]  ; LC128    ; 20      ; Clock enable ; no     ; --                   ; --               ;
; lpm_counter:cnt_scan_rtl_0|dffs[4]  ; LC127    ; 19      ; Clock enable ; no     ; --                   ; --               ;
; lpm_counter:cnt_scan_rtl_0|dffs[5]  ; LC120    ; 18      ; Clock enable ; no     ; --                   ; --               ;
; lpm_counter:cnt_scan_rtl_0|dffs[6]  ; LC114    ; 17      ; Clock enable ; no     ; --                   ; --               ;
; lpm_counter:cnt_scan_rtl_0|dffs[7]  ; LC119    ; 16      ; Clock enable ; no     ; --                   ; --               ;
; lpm_counter:cnt_scan_rtl_0|dffs[8]  ; LC116    ; 15      ; Clock enable ; no     ; --                   ; --               ;
; lpm_counter:cnt_scan_rtl_0|dffs[9]  ; LC126    ; 14      ; Clock enable ; no     ; --                   ; --               ;
; reduce_nor~989                      ; LC14     ; 22      ; Clock enable ; no     ; --                   ; --               ;
; rst                                 ; PIN_1    ; 74      ; Async. clear ; yes    ; On                   ; --               ;
; rst                                 ; PIN_1    ; 74      ; Preset       ; no     ; --                   ; --               ;
+-------------------------------------+----------+---------+--------------+--------+----------------------+------------------+


+---------------------------------------------------------------------+
; Global & Other Fast Signals                                         ;
+------+----------+---------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------+----------+---------+----------------------+------------------+
; clk  ; PIN_83   ; 74      ; On                   ; --               ;
; rst  ; PIN_1    ; 74      ; On                   ; --               ;
+------+----------+---------+----------------------+------------------+


+----------------------------------------------+
; Non-Global High Fan-Out Signals              ;
+------------------------------------+---------+
; Name                               ; Fan-Out ;
+------------------------------------+---------+
; cnt[1]                             ; 37      ;
; cnt[0]                             ; 37      ;
; cnt[2]                             ; 36      ;
; cnt[3]                             ; 35      ;
; cnt[4]                             ; 34      ;
; cnt[5]                             ; 33      ;
; cnt[6]                             ; 32      ;
; cnt[7]                             ; 31      ;
; cnt[9]                             ; 29      ;
; cnt[8]                             ; 29      ;
; cnt[10]                            ; 28      ;
; cnt[11]                            ; 27      ;
; cnt[12]                            ; 26      ;
; dataout_buf[0][3]                  ; 25      ;
; dataout_buf[0][1]                  ; 25      ;
; dataout_buf[0][0]                  ; 25      ;
; cnt[13]                            ; 25      ;
; dataout_buf[0][2]                  ; 24      ;
; cnt[14]                            ; 24      ;
; cnt[15]                            ; 23      ;
; lpm_counter:cnt_scan_rtl_0|dffs[0] ; 23      ;
; reduce_nor~989                     ; 22      ;
; lpm_counter:cnt_scan_rtl_0|dffs[1] ; 22      ;
; cnt[17]                            ; 21      ;
; cnt[16]                            ; 21      ;
; lpm_counter:cnt_scan_rtl_0|dffs[2] ; 21      ;
; dataout_buf[1][3]                  ; 20      ;
; dataout_buf[1][2]                  ; 20      ;
; dataout_buf[1][1]                  ; 20      ;
; dataout_buf[1][0]                  ; 20      ;
; cnt[18]                            ; 20      ;
; lpm_counter:cnt_scan_rtl_0|dffs[3] ; 20      ;
; cnt[19]                            ; 19      ;
; lpm_counter:cnt_scan_rtl_0|dffs[4] ; 19      ;
; cnt[20]                            ; 18      ;
; lpm_counter:cnt_scan_rtl_0|dffs[5] ; 18      ;
; cnt[21]                            ; 17      ;
; en[4]~reg0                         ; 17      ;
; en[3]~reg0                         ; 17      ;
; lpm_counter:cnt_scan_rtl_0|dffs[6] ; 17      ;
; dataout_buf[3][3]                  ; 16      ;
; dataout_buf[3][1]                  ; 16      ;
; dataout_buf[3][0]                  ; 16      ;
; cnt[22]                            ; 16      ;