tri_2.v

《Verilog HDL 程序设计教程》6

module tri_2(out,in,en);
output out;
input in,en;
assign out = en ? in : 'bz;
endmodule