half_add2.v

《Verilog HDL 程序设计教程》4

module half_add2(a,b,sum,cout);
input a,b;
output sum,cout;
assign sum=a^b;
assign cout=a&b;
endmodule