reg4.hier_info

来自「用VHDL 语言描述频率计的设计」· HIER_INFO 代码 · 共 16 行

|REG4
LOAD => DOUT[2]~reg0.CLK
LOAD => DOUT[1]~reg0.CLK
LOAD => DOUT[0]~reg0.CLK
LOAD => DOUT[3]~reg0.CLK
DIN[0] => DOUT[0]~reg0.DATAIN
DIN[1] => DOUT[1]~reg0.DATAIN
DIN[2] => DOUT[2]~reg0.DATAIN
DIN[3] => DOUT[3]~reg0.DATAIN
DOUT[0] <= DOUT[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DOUT[1] <= DOUT[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DOUT[2] <= DOUT[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
DOUT[3] <= DOUT[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE