_primary.vhd

来自「这是我自己写的4位并转串ISE代码」· VHDL 代码 · 共 10 行

library verilog;
use verilog.vl_types.all;
entity pa_se_tst is
    generic(
        PERIOD          : integer := 200;
        DUTY_CYCLE      : real    := 0.500000;
        OFFSET          : integer := 0
    );
end pa_se_tst;