mul.v

来自「这是我自己写的两个8位二进制数的乘法程序」· Verilog 代码 · 共 40 行

`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date:    21:58:56 11/06/2006 
// Design Name: 
// Module Name:    Mul 
// Project Name: 
// Target Devices: 
// Tool versions: 
// Description: 
//
// Dependencies: 
//
// Revision: 
// Revision 0.01 - File Created
// Additional Comments: 
//
//////////////////////////////////////////////////////////////////////////////////
module Mult(a, b, out);
    input [7:0] a;
    input [7:0] b;
    output [15:0] out;
	 reg [15:0] out;
	 integer i;
	 reg [15:0] sum;
	 always @(a or b)
	   begin
		  sum=0;
       for(i=0;i<=7;i=i+1)        
           if(b[i]!=0)
             sum=sum+(a<<i);
           else
             sum=sum;			
			  out=sum;         				 
      end  

endmodule