📄 clockdiv_tbw_par.prj
字号:
verilog work "netgen/par/ClockDiv_timesim.v"
vhdl work "ClockDiv_tbw.vhw"
verilog work "C:/Xilinx/verilog/src/glbl.v"
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -