ccdout.xml

CCD信号由于其特殊性,一般不能有信号源产生,本程序采用VHDL语言

<?xml version='1.0' encoding='utf-8' ?>
<!DOCTYPE document SYSTEM "file:///C:/Xilinx/acr2/data/xmlReportxbr.dtd">
<document><ascFile>CCDOUT.rpt</ascFile><devFile>C:/Xilinx/acr2/data/xa2c32a.chp</devFile><mfdFile>CCDOUT.mfd</mfdFile><htmlFile logo="coolrunnerII_logo.jpg" pin_legend="pinlegend.htm" logic_legend="logiclegend.htm"/><header pkg="VQ44" date=" 6-11-2007" time="  9:02PM" speed="-6" design="CCDOUT" device="XA2C32A" status="1" eqnType="1" version="1.0" statusStr="Successful" swVersion="I.31"/><inputs id="En"/><global_inputs id="clock" use="GCK"/><pin id="FB1_MC1_PIN38" use="I" iostd="LVCMOS18" pinnum="38" signal="En" iostyle="KPR"/><pin id="FB1_MC2_PIN37" use="O" iostd="LVCMOS18" pinnum="37" signal="Date_out1_SPECSIG"/><pin id="FB1_MC3_PIN36" use="O" iostd="LVCMOS18" pinnum="36" signal="Date_out3_SPECSIG"/><pin id="FB1_MC4_PIN34" use="O" iostd="LVCMOS18" pinnum="34" signal="Date_out2_SPECSIG"/><pin id="FB1_MC5_PIN33" use="O" iostd="LVCMOS18" pinnum="33" signal="Date_out0_SPECSIG"/><pin id="FB1_MC6_PIN32" pinnum="32"/><pin id="FB1_MC7_PIN31" pinnum="31"/><pin id="FB1_MC8_PIN30" pinnum="30"/><pin id="FB1_MC9_PIN29" pinnum="29"/><pin id="FB1_MC10_PIN28" pinnum="28"/><pin id="FB1_MC11_PIN27" pinnum="27"/><pin id="FB1_MC12_PIN23" pinnum="23"/><pin id="FB1_MC13_PIN22" pinnum="22"/><pin id="FB1_MC14_PIN21" use="b_SPECSIG" pinnum="21" signal="cnt1_SPECSIG"/><pin id="FB1_MC15_PIN20" use="b_SPECSIG" pinnum="20" signal="cnt3_SPECSIG"/><pin id="FB1_MC16_PIN19" use="b_SPECSIG" pinnum="19" signal="cnt2_SPECSIG"/><pin id="FB2_MC1_PIN39" pinnum="39"/><pin id="FB2_MC2_PIN40" pinnum="40"/><pin id="FB2_MC3_PIN41" pinnum="41"/><pin id="FB2_MC4_PIN42" pinnum="42"/><pin id="FB2_MC5_PIN43" use="GCK" iostd="LVCMOS18" pinnum="43" signal="clock" iostyle="KPR"/><pin id="FB2_MC6_PIN44" pinnum="44"/><pin id="FB2_MC7_PIN1" pinnum="1"/><pin id="FB2_MC8_PIN2" pinnum="2"/><pin id="FB2_MC9_PIN3" pinnum="3"/><pin id="FB2_MC10_PIN5" pinnum="5"/><pin id="FB2_MC11_PIN6" pinnum="6"/><pin id="FB2_MC12_PIN8" pinnum="8"/><pin id="FB2_MC13_PIN12" pinnum="12"/><pin id="FB2_MC14_PIN13" pinnum="13"/><pin id="FB2_MC15_PIN14" pinnum="14"/><pin id="FB2_MC16_PIN16" pinnum="16"/><pin id="FB_PIN35" use="VCCAUX" pinnum="35"/><pin id="FB_PIN7" use="VCCIO-1.8" pinnum="7"/><pin id="FB_PIN15" use="VCC" pinnum="15"/><pin id="FB_PIN26" use="VCCIO-1.8" pinnum="26"/><fblock id="FB1" pinUse="5"><macrocell id="FB1_MC1" pin="FB1_MC1_PIN38" inreg="cnt0_SPECSIG" sigUse="0"/><macrocell id="FB1_MC2" pin="FB1_MC2_PIN37" sigUse="4" signal="Date_out1_SPECSIG"><eq_pterm ptindx="FB1_4"/><eq_pterm ptindx="FB1_5"/><eq_pterm ptindx="FB1_6"/></macrocell><macrocell id="FB1_MC3" pin="FB1_MC3_PIN36" sigUse="4" signal="Date_out3_SPECSIG"><eq_pterm ptindx="FB1_4"/><eq_pterm ptindx="FB1_19"/><eq_pterm ptindx="FB1_7"/><eq_pterm ptindx="FB1_6"/></macrocell><macrocell id="FB1_MC4" pin="FB1_MC4_PIN34" sigUse="4" signal="Date_out2_SPECSIG"><eq_pterm ptindx="FB1_19"/></macrocell><macrocell id="FB1_MC5" pin="FB1_MC5_PIN33" sigUse="4" signal="Date_out0_SPECSIG"><eq_pterm ptindx="FB1_2"/><eq_pterm ptindx="FB1_1"/><eq_pterm ptindx="FB1_0"/><eq_pterm ptindx="FB1_3"/></macrocell><macrocell id="FB1_MC6" pin="FB1_MC6_PIN32"/><macrocell id="FB1_MC7" pin="FB1_MC7_PIN31"/><macrocell id="FB1_MC8" pin="FB1_MC8_PIN30"/><macrocell id="FB1_MC9" pin="FB1_MC9_PIN29"/><macrocell id="FB1_MC10" pin="FB1_MC10_PIN28"/><macrocell id="FB1_MC11" pin="FB1_MC11_PIN27"/><macrocell id="FB1_MC12" pin="FB1_MC12_PIN23"/><macrocell id="FB1_MC13" pin="FB1_MC13_PIN22"/><macrocell id="FB1_MC14" pin="FB1_MC14_PIN21" sigUse="2" signal="cnt1_SPECSIG"><eq_pterm ptindx="FB1_49"/></macrocell><macrocell id="FB1_MC15" pin="FB1_MC15_PIN20" sigUse="4" signal="cnt3_SPECSIG"><eq_pterm ptindx="FB1_52"/></macrocell><macrocell id="FB1_MC16" pin="FB1_MC16_PIN19" sigUse="5" signal="cnt2_SPECSIG"><eq_pterm ptindx="FB1_8"/><eq_pterm ptindx="FB1_9"/></macrocell><fbinput id="FB1_I1" signal="En"/><fbinput id="FB1_I2" signal="cnt0_SPECSIG"/><fbinput id="FB1_I3" signal="cnt1_SPECSIG"/><fbinput id="FB1_I4" signal="cnt2_SPECSIG"/><fbinput id="FB1_I5" signal="cnt3_SPECSIG"/><PAL><pterm id="FB1_0"><signal id="cnt2_SPECSIG" negated="ON"/><signal id="cnt1_SPECSIG" negated="ON"/><signal id="cnt3_SPECSIG"/></pterm><pterm id="FB1_1"><signal id="cnt2_SPECSIG" negated="ON"/><signal id="cnt1_SPECSIG"/><signal id="cnt3_SPECSIG" negated="ON"/></pterm><pterm id="FB1_2"><signal id="cnt2_SPECSIG" negated="ON"/><signal id="cnt1_SPECSIG"/><signal id="cnt0_SPECSIG"/></pterm><pterm id="FB1_3"><signal id="cnt2_SPECSIG"/><signal id="cnt1_SPECSIG" negated="ON"/><signal id="cnt0_SPECSIG"/><signal id="cnt3_SPECSIG" negated="ON"/></pterm><pterm id="FB1_4"><signal id="cnt2_SPECSIG"/><signal id="cnt3_SPECSIG"/></pterm><pterm id="FB1_5"><signal id="cnt2_SPECSIG" negated="ON"/><signal id="cnt1_SPECSIG" negated="ON"/><signal id="cnt0_SPECSIG"/><signal id="cnt3_SPECSIG"/></pterm><pterm id="FB1_6"><signal id="cnt2_SPECSIG" negated="ON"/><signal id="cnt1_SPECSIG" negated="ON"/><signal id="cnt0_SPECSIG" negated="ON"/><signal id="cnt3_SPECSIG" negated="ON"/></pterm><pterm id="FB1_7"><signal id="cnt2_SPECSIG" negated="ON"/><signal id="cnt1_SPECSIG"/><signal id="cnt0_SPECSIG"/><signal id="cnt3_SPECSIG" negated="ON"/></pterm><pterm id="FB1_8"><signal id="cnt2_SPECSIG"/><signal id="En"/><signal id="cnt1_SPECSIG" negated="ON"/><signal id="cnt0_SPECSIG" negated="ON"/></pterm><pterm id="FB1_9"><signal id="En"/><signal id="cnt1_SPECSIG" negated="ON"/><signal id="cnt0_SPECSIG" negated="ON"/><signal id="cnt3_SPECSIG"/></pterm><pterm id="FB1_19"><signal id="cnt2_SPECSIG"/><signal id="cnt1_SPECSIG"/><signal id="cnt0_SPECSIG" negated="ON"/><signal id="cnt3_SPECSIG" negated="ON"/></pterm><pterm id="FB1_49"><signal id="En"/><signal id="cnt0_SPECSIG" negated="ON"/></pterm><pterm id="FB1_52"><signal id="cnt2_SPECSIG" negated="ON"/><signal id="En"/><signal id="cnt1_SPECSIG" negated="ON"/><signal id="cnt0_SPECSIG" negated="ON"/></pterm></PAL><bct id="FB1_bct4" use="CTC"><eq_pterm ptindx="FB1_4"/></bct><equation id="cnt0_SPECSIG" regUse="TFF"><inreg inputs="En"/><clk><fastsig signal="clock"/></clk><prld ptindx="GND"/></equation><equation id="Date_out1_SPECSIG" regUse="LATCH" negated="ON"><d2><eq_pterm ptindx="FB1_4"/><eq_pterm ptindx="FB1_5"/><eq_pterm ptindx="FB1_6"/></d2><clk negated="ON"><eq_pterm ptindx="FB1_4"/></clk><prld ptindx="GND"/></equation><equation id="Date_out3_SPECSIG" regUse="LATCH" negated="ON"><d2><eq_pterm ptindx="FB1_4"/><eq_pterm ptindx="FB1_19"/><eq_pterm ptindx="FB1_7"/><eq_pterm ptindx="FB1_6"/></d2><clk negated="ON"><eq_pterm ptindx="FB1_4"/></clk><prld ptindx="GND"/></equation><equation id="Date_out2_SPECSIG" regUse="LATCH"><d1><eq_pterm ptindx="FB1_19"/></d1><clk negated="ON"><eq_pterm ptindx="FB1_4"/></clk><prld ptindx="GND"/></equation><equation id="Date_out0_SPECSIG" regUse="LATCH"><d2><eq_pterm ptindx="FB1_2"/><eq_pterm ptindx="FB1_1"/><eq_pterm ptindx="FB1_0"/><eq_pterm ptindx="FB1_3"/></d2><clk negated="ON"><eq_pterm ptindx="FB1_4"/></clk><prld ptindx="GND"/></equation><equation id="cnt1_SPECSIG" regUse="TFF"><d1><eq_pterm ptindx="FB1_49"/></d1><clk><fastsig signal="clock"/></clk><prld ptindx="GND"/></equation><equation id="cnt3_SPECSIG" regUse="TFFS_SPECSIG"><d1><eq_pterm ptindx="FB1_52"/></d1><clk><fastsig signal="clock"/></clk><prld ptindx="VCC"/></equation><equation id="cnt2_SPECSIG" regUse="TFFS_SPECSIG"><d2><eq_pterm ptindx="FB1_8"/><eq_pterm ptindx="FB1_9"/></d2><clk><fastsig signal="clock"/></clk><prld ptindx="VCC"/></equation></fblock><fblock id="FB2" pinUse="0"><macrocell id="FB2_MC1" pin="FB2_MC1_PIN39"/><macrocell id="FB2_MC2" pin="FB2_MC2_PIN40"/><macrocell id="FB2_MC3" pin="FB2_MC3_PIN41"/><macrocell id="FB2_MC4" pin="FB2_MC4_PIN42"/><macrocell id="FB2_MC5" pin="FB2_MC5_PIN43"/><macrocell id="FB2_MC6" pin="FB2_MC6_PIN44"/><macrocell id="FB2_MC7" pin="FB2_MC7_PIN1"/><macrocell id="FB2_MC8" pin="FB2_MC8_PIN2"/><macrocell id="FB2_MC9" pin="FB2_MC9_PIN3"/><macrocell id="FB2_MC10" pin="FB2_MC10_PIN5"/><macrocell id="FB2_MC11" pin="FB2_MC11_PIN6"/><macrocell id="FB2_MC12" pin="FB2_MC12_PIN8"/><macrocell id="FB2_MC13" pin="FB2_MC13_PIN12"/><macrocell id="FB2_MC14" pin="FB2_MC14_PIN13"/><macrocell id="FB2_MC15" pin="FB2_MC15_PIN14"/><macrocell id="FB2_MC16" pin="FB2_MC16_PIN16"/><PAL/></fblock><vcc/><gnd/><compOpts loc="ON" part="xa2c*-*-*" prld="LOW" slew="FAST" inreg="ON" iostd="LVCMOS18" mlopt="ON" gsropt="ON" gtsopt="ON" inputs="32" keepio="OFF" pterms="28" unused="KEEPER" exhaust="OFF" gclkopt="ON" wysiwyg="OFF" blkfanin="38" datagate="ON" ignoredg="OFF" ignorets="OFF" optimize="DENSITY" terminate="KEEPER"/><specSig value="Date_out&lt;1&gt;" signal="Date_out1_SPECSIG"/><specSig value="Date_out&lt;3&gt;" signal="Date_out3_SPECSIG"/><specSig value="Date_out&lt;2&gt;" signal="Date_out2_SPECSIG"/><specSig value="Date_out&lt;0&gt;" signal="Date_out0_SPECSIG"/><specSig value="(b)" signal="b_SPECSIG"/><specSig value="cnt&lt;1&gt;" signal="cnt1_SPECSIG"/><specSig value="cnt&lt;3&gt;" signal="cnt3_SPECSIG"/><specSig value="cnt&lt;2&gt;" signal="cnt2_SPECSIG"/><specSig value="cnt&lt;0&gt;" signal="cnt0_SPECSIG"/><specSig value="TFF/S" signal="TFFS_SPECSIG"/></document>