divf16_sinx.hier_info

来自「在EDA开发软件QuartusII上利用VHDL语言实现DDS信号发生器」· HIER_INFO 代码 · 共 52 行

|divf16_sinx
clkin => divf:u1.CLK
datain[0] => divf:u1.DATA[0]
datain[1] => divf:u1.DATA[1]
datain[2] => divf:u1.DATA[2]
datain[3] => divf:u1.DATA[3]
daout[0] <= singt3:u2.dout[0]
daout[1] <= singt3:u2.dout[1]
daout[2] <= singt3:u2.dout[2]
daout[3] <= singt3:u2.dout[3]
daout[4] <= singt3:u2.dout[4]
daout[5] <= singt3:u2.dout[5]
daout[6] <= singt3:u2.dout[6]
daout[7] <= singt3:u2.dout[7]


|divf16_sinx|divf:u1
CLK => CNT4[2].CLK
CLK => CNT4[1].CLK
CLK => CNT4[0].CLK
CLK => COUT~reg0.CLK
CLK => CNT4[3].CLK
DATA[0] => CNT4~3.DATAA
DATA[1] => CNT4~2.DATAA
DATA[2] => CNT4~1.DATAA
DATA[3] => CNT4~0.DATAA
FOUT[0] <= CNT4[0].DB_MAX_OUTPUT_PORT_TYPE
FOUT[1] <= CNT4[1].DB_MAX_OUTPUT_PORT_TYPE
FOUT[2] <= CNT4[2].DB_MAX_OUTPUT_PORT_TYPE
FOUT[3] <= CNT4[3].DB_MAX_OUTPUT_PORT_TYPE
COUT <= COUT~reg0.DB_MAX_OUTPUT_PORT_TYPE


|divf16_sinx|singt3:u2
clk => q[5].CLK
clk => q[4].CLK
clk => q[3].CLK
clk => q[2].CLK
clk => q[1].CLK
clk => q[0].CLK
clk => q[6].CLK
dout[0] <= Mux~7.DB_MAX_OUTPUT_PORT_TYPE
dout[1] <= Mux~6.DB_MAX_OUTPUT_PORT_TYPE
dout[2] <= Mux~5.DB_MAX_OUTPUT_PORT_TYPE
dout[3] <= Mux~4.DB_MAX_OUTPUT_PORT_TYPE
dout[4] <= Mux~3.DB_MAX_OUTPUT_PORT_TYPE
dout[5] <= Mux~2.DB_MAX_OUTPUT_PORT_TYPE
dout[6] <= Mux~1.DB_MAX_OUTPUT_PORT_TYPE
dout[7] <= Mux~0.DB_MAX_OUTPUT_PORT_TYPE