singt4.tan.rpt

来自「在EDA开发软件QuartusII上利用VHDL语言实现DDS信号发生器」· RPT 代码 · 共 264 行 · 第 1/2 页

; N/A   ; 106.38 MHz ( period = 9.400 ns ) ; q[1] ; cout~reg0 ; clk        ; clk      ; None                        ; None                      ; 5.800 ns                ;
; N/A   ; 108.70 MHz ( period = 9.200 ns ) ; q[6] ; q[5]      ; clk        ; clk      ; None                        ; None                      ; 5.600 ns                ;
; N/A   ; 108.70 MHz ( period = 9.200 ns ) ; q[6] ; q[4]      ; clk        ; clk      ; None                        ; None                      ; 5.600 ns                ;
; N/A   ; 108.70 MHz ( period = 9.200 ns ) ; q[6] ; q[2]      ; clk        ; clk      ; None                        ; None                      ; 5.600 ns                ;
; N/A   ; 108.70 MHz ( period = 9.200 ns ) ; q[6] ; q[3]      ; clk        ; clk      ; None                        ; None                      ; 5.600 ns                ;
; N/A   ; 108.70 MHz ( period = 9.200 ns ) ; q[4] ; cout~reg0 ; clk        ; clk      ; None                        ; None                      ; 5.600 ns                ;
; N/A   ; 108.70 MHz ( period = 9.200 ns ) ; q[5] ; cout~reg0 ; clk        ; clk      ; None                        ; None                      ; 5.600 ns                ;
; N/A   ; 113.64 MHz ( period = 8.800 ns ) ; q[3] ; q[2]      ; clk        ; clk      ; None                        ; None                      ; 5.200 ns                ;
; N/A   ; 114.94 MHz ( period = 8.700 ns ) ; q[6] ; cout~reg0 ; clk        ; clk      ; None                        ; None                      ; 5.100 ns                ;
; N/A   ; 120.48 MHz ( period = 8.300 ns ) ; q[3] ; cout~reg0 ; clk        ; clk      ; None                        ; None                      ; 4.700 ns                ;
; N/A   ; 120.48 MHz ( period = 8.300 ns ) ; q[2] ; cout~reg0 ; clk        ; clk      ; None                        ; None                      ; 4.700 ns                ;
+-------+----------------------------------+------+-----------+------------+----------+-----------------------------+---------------------------+-------------------------+


+----------------------------------------------------------------------+
; tco                                                                  ;
+-------+--------------+------------+-----------+---------+------------+
; Slack ; Required tco ; Actual tco ; From      ; To      ; From Clock ;
+-------+--------------+------------+-----------+---------+------------+
; N/A   ; None         ; 32.900 ns  ; q[2]      ; dout[3] ; clk        ;
; N/A   ; None         ; 32.900 ns  ; q[1]      ; dout[3] ; clk        ;
; N/A   ; None         ; 32.900 ns  ; q[5]      ; dout[3] ; clk        ;
; N/A   ; None         ; 32.900 ns  ; q[2]      ; dout[1] ; clk        ;
; N/A   ; None         ; 32.900 ns  ; q[1]      ; dout[1] ; clk        ;
; N/A   ; None         ; 32.900 ns  ; q[5]      ; dout[1] ; clk        ;
; N/A   ; None         ; 32.400 ns  ; q[0]      ; dout[3] ; clk        ;
; N/A   ; None         ; 32.400 ns  ; q[0]      ; dout[1] ; clk        ;
; N/A   ; None         ; 31.100 ns  ; q[2]      ; dout[0] ; clk        ;
; N/A   ; None         ; 31.100 ns  ; q[1]      ; dout[0] ; clk        ;
; N/A   ; None         ; 31.100 ns  ; q[5]      ; dout[0] ; clk        ;
; N/A   ; None         ; 30.600 ns  ; q[0]      ; dout[0] ; clk        ;
; N/A   ; None         ; 30.500 ns  ; q[2]      ; dout[4] ; clk        ;
; N/A   ; None         ; 30.500 ns  ; q[1]      ; dout[4] ; clk        ;
; N/A   ; None         ; 30.500 ns  ; q[5]      ; dout[4] ; clk        ;
; N/A   ; None         ; 30.000 ns  ; q[0]      ; dout[4] ; clk        ;
; N/A   ; None         ; 29.600 ns  ; q[3]      ; dout[3] ; clk        ;
; N/A   ; None         ; 29.400 ns  ; q[3]      ; dout[2] ; clk        ;
; N/A   ; None         ; 29.400 ns  ; q[2]      ; dout[2] ; clk        ;
; N/A   ; None         ; 29.400 ns  ; q[5]      ; dout[2] ; clk        ;
; N/A   ; None         ; 29.300 ns  ; q[4]      ; dout[3] ; clk        ;
; N/A   ; None         ; 28.900 ns  ; q[0]      ; dout[2] ; clk        ;
; N/A   ; None         ; 28.400 ns  ; q[3]      ; dout[5] ; clk        ;
; N/A   ; None         ; 28.400 ns  ; q[2]      ; dout[5] ; clk        ;
; N/A   ; None         ; 28.400 ns  ; q[1]      ; dout[5] ; clk        ;
; N/A   ; None         ; 28.400 ns  ; q[3]      ; dout[1] ; clk        ;
; N/A   ; None         ; 28.200 ns  ; q[3]      ; dout[0] ; clk        ;
; N/A   ; None         ; 28.100 ns  ; q[4]      ; dout[1] ; clk        ;
; N/A   ; None         ; 28.100 ns  ; q[4]      ; dout[0] ; clk        ;
; N/A   ; None         ; 27.900 ns  ; q[0]      ; dout[5] ; clk        ;
; N/A   ; None         ; 26.900 ns  ; q[4]      ; dout[4] ; clk        ;
; N/A   ; None         ; 26.500 ns  ; q[1]      ; dout[2] ; clk        ;
; N/A   ; None         ; 26.200 ns  ; q[3]      ; dout[4] ; clk        ;
; N/A   ; None         ; 25.900 ns  ; q[4]      ; dout[2] ; clk        ;
; N/A   ; None         ; 25.800 ns  ; q[3]      ; dout[6] ; clk        ;
; N/A   ; None         ; 25.800 ns  ; q[2]      ; dout[6] ; clk        ;
; N/A   ; None         ; 25.700 ns  ; q[1]      ; dout[6] ; clk        ;
; N/A   ; None         ; 25.200 ns  ; q[0]      ; dout[6] ; clk        ;
; N/A   ; None         ; 24.500 ns  ; q[5]      ; dout[5] ; clk        ;
; N/A   ; None         ; 23.800 ns  ; q[4]      ; dout[5] ; clk        ;
; N/A   ; None         ; 22.900 ns  ; q[5]      ; dout[6] ; clk        ;
; N/A   ; None         ; 22.700 ns  ; q[4]      ; dout[6] ; clk        ;
; N/A   ; None         ; 20.500 ns  ; q[6]      ; dout[3] ; clk        ;
; N/A   ; None         ; 20.200 ns  ; q[6]      ; dout[1] ; clk        ;
; N/A   ; None         ; 20.100 ns  ; q[5]      ; dout[7] ; clk        ;
; N/A   ; None         ; 19.700 ns  ; q[6]      ; dout[6] ; clk        ;
; N/A   ; None         ; 19.700 ns  ; q[6]      ; dout[4] ; clk        ;
; N/A   ; None         ; 19.600 ns  ; q[6]      ; dout[0] ; clk        ;
; N/A   ; None         ; 19.300 ns  ; q[6]      ; dout[7] ; clk        ;
; N/A   ; None         ; 18.700 ns  ; q[6]      ; dout[2] ; clk        ;
; N/A   ; None         ; 18.300 ns  ; q[6]      ; dout[5] ; clk        ;
; N/A   ; None         ; 13.200 ns  ; cout~reg0 ; cout    ; clk        ;
+-------+--------------+------------+-----------+---------+------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Timing Analyzer
    Info: Version 5.0 Build 148 04/26/2005 SJ Full Version
    Info: Processing started: Fri Apr 14 22:09:15 2006
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off singt4 -c singt4
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Info: Clock "clk" has Internal fmax of 79.37 MHz between source register "q[2]" and destination register "q[6]" (period= 12.6 ns)
    Info: + Longest register to register delay is 9.000 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC4_A13; Fanout = 49; REG Node = 'q[2]'
        Info: 2: + IC(2.200 ns) + CELL(1.200 ns) = 3.400 ns; Loc. = LC3_A14; Fanout = 2; COMB Node = 'lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cout[2]'
        Info: 3: + IC(0.000 ns) + CELL(0.300 ns) = 3.700 ns; Loc. = LC4_A14; Fanout = 2; COMB Node = 'lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cout[3]'
        Info: 4: + IC(0.000 ns) + CELL(0.300 ns) = 4.000 ns; Loc. = LC5_A14; Fanout = 2; COMB Node = 'lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cout[4]'
        Info: 5: + IC(0.000 ns) + CELL(0.300 ns) = 4.300 ns; Loc. = LC6_A14; Fanout = 1; COMB Node = 'lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cout[5]'
        Info: 6: + IC(0.000 ns) + CELL(1.300 ns) = 5.600 ns; Loc. = LC7_A14; Fanout = 1; COMB Node = 'lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[6]'
        Info: 7: + IC(2.200 ns) + CELL(1.200 ns) = 9.000 ns; Loc. = LC6_A13; Fanout = 10; REG Node = 'q[6]'
        Info: Total cell delay = 4.600 ns ( 51.11 % )
        Info: Total interconnect delay = 4.400 ns ( 48.89 % )
    Info: - Smallest clock skew is 0.000 ns
        Info: + Shortest clock path from clock "clk" to destination register is 5.300 ns
            Info: 1: + IC(0.000 ns) + CELL(2.800 ns) = 2.800 ns; Loc. = PIN_43; Fanout = 8; CLK Node = 'clk'
            Info: 2: + IC(2.500 ns) + CELL(0.000 ns) = 5.300 ns; Loc. = LC6_A13; Fanout = 10; REG Node = 'q[6]'
            Info: Total cell delay = 2.800 ns ( 52.83 % )
            Info: Total interconnect delay = 2.500 ns ( 47.17 % )
        Info: - Longest clock path from clock "clk" to source register is 5.300 ns
            Info: 1: + IC(0.000 ns) + CELL(2.800 ns) = 2.800 ns; Loc. = PIN_43; Fanout = 8; CLK Node = 'clk'
            Info: 2: + IC(2.500 ns) + CELL(0.000 ns) = 5.300 ns; Loc. = LC4_A13; Fanout = 49; REG Node = 'q[2]'
            Info: Total cell delay = 2.800 ns ( 52.83 % )
            Info: Total interconnect delay = 2.500 ns ( 47.17 % )
    Info: + Micro clock to output delay of source is 1.100 ns
    Info: + Micro setup delay of destination is 2.500 ns
Info: tco from clock "clk" to destination pin "dout[3]" through register "q[2]" is 32.900 ns
    Info: + Longest clock path from clock "clk" to source register is 5.300 ns
        Info: 1: + IC(0.000 ns) + CELL(2.800 ns) = 2.800 ns; Loc. = PIN_43; Fanout = 8; CLK Node = 'clk'
        Info: 2: + IC(2.500 ns) + CELL(0.000 ns) = 5.300 ns; Loc. = LC4_A13; Fanout = 49; REG Node = 'q[2]'
        Info: Total cell delay = 2.800 ns ( 52.83 % )
        Info: Total interconnect delay = 2.500 ns ( 47.17 % )
    Info: + Micro clock to output delay of source is 1.100 ns
    Info: + Longest register to pin delay is 26.500 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC4_A13; Fanout = 49; REG Node = 'q[2]'
        Info: 2: + IC(4.900 ns) + CELL(2.300 ns) = 7.200 ns; Loc. = LC4_C7; Fanout = 1; COMB Node = 'Mux~693'
        Info: 3: + IC(0.600 ns) + CELL(2.300 ns) = 10.100 ns; Loc. = LC1_C7; Fanout = 1; COMB Node = 'Mux~694'
        Info: 4: + IC(2.500 ns) + CELL(2.300 ns) = 14.900 ns; Loc. = LC2_C8; Fanout = 1; COMB Node = 'Mux~696'
        Info: 5: + IC(2.200 ns) + CELL(1.800 ns) = 18.900 ns; Loc. = LC3_C7; Fanout = 1; COMB Node = 'Mux~703'
        Info: 6: + IC(2.500 ns) + CELL(5.100 ns) = 26.500 ns; Loc. = PIN_61; Fanout = 0; PIN Node = 'dout[3]'
        Info: Total cell delay = 13.800 ns ( 52.08 % )
        Info: Total interconnect delay = 12.700 ns ( 47.92 % )
Info: Quartus II Timing Analyzer was successful. 0 errors, 1 warning
    Info: Processing ended: Fri Apr 14 22:09:17 2006
    Info: Elapsed time: 00:00:03