⭐ 欢迎来到虫虫下载站! | 📦 资源下载 📁 资源专辑 ℹ️ 关于我们
⭐ 虫虫下载站

📄 mult.rpt

📁 fsk传输系统源码 fsk传输系统源码 fsk传输系统源码 fsk传输系统源码 fsk传输系统源码 fsk传输系统源码 fsk传输系统源码
💻 RPT
📖 第 1 页 / 共 5 页
字号:
  42      -     -    -    28      INPUT             ^    0    0    0   47  b7
  43      -     -    -    30      INPUT             ^    0    0    0   31  b8
  49      -     -    -    21      INPUT             ^    0    0    0   46  b9
 143      -     -    -    35      INPUT             ^    0    0    0   46  b10
  37      -     -    -    35      INPUT             ^    0    0    0   33  b11
  55      -     -    -    --      INPUT             ^    0    0    0   32  b12
 137      -     -    -    30      INPUT             ^    0    0    0   35  b13
 112      -     -    -    04      INPUT             ^    0    0    0   41  b14
 122      -     -    -    18      INPUT             ^    0    0    0   31  b15


Code:

s = Synthesized pin or logic cell
+ = Synchronous flipflop
/ = Slow slew-rate output
! = NOT gate push-back
r = Fitter-inserted logic cell
^ = Increased input delay
* = PCI I/O is enabled
@ = Uses single-pin Clock Enable
& = Uses single-pin Output Enable


Device-Specific Information:                                  d:\2fsk\mult.rpt
mult

** OUTPUTS **

       Fed By Fed By                                Fan-In    Fan-Out
 Pin     LC     EC   Row  Col  Primitive    Code      INP  FBK  OUT  FBK  Name
   8      -     -    A    --     OUTPUT                 0    1    0    0  c0
  90      -     -    D    --     OUTPUT                 0    1    0    0  c1
  92      -     -    D    --     OUTPUT                 0    1    0    0  c2
  89      -     -    D    --     OUTPUT                 0    1    0    0  c3
  88      -     -    D    --     OUTPUT                 0    1    0    0  c4
  91      -     -    D    --     OUTPUT                 0    1    0    0  c5
  19      -     -    D    --     OUTPUT                 0    1    0    0  c6
  22      -     -    D    --     OUTPUT                 0    1    0    0  c7
 130      -     -    -    22     OUTPUT                 0    1    0    0  c8
  23      -     -    D    --     OUTPUT                 0    1    0    0  c9
  21      -     -    D    --     OUTPUT                 0    1    0    0  c10
  20      -     -    D    --     OUTPUT                 0    1    0    0  c11
  27      -     -    E    --     OUTPUT                 0    1    0    0  c12
  28      -     -    E    --     OUTPUT                 0    1    0    0  c13
  29      -     -    E    --     OUTPUT                 0    1    0    0  c14
  26      -     -    E    --     OUTPUT                 0    1    0    0  c15
  10      -     -    B    --     OUTPUT                 0    1    0    0  c16
   9      -     -    B    --     OUTPUT                 0    1    0    0  c17
  98      -     -    B    --     OUTPUT                 0    1    0    0  c18
  99      -     -    B    --     OUTPUT                 0    1    0    0  c19
  81      -     -    F    --     OUTPUT                 0    1    0    0  c20
  80      -     -    F    --     OUTPUT                 0    1    0    0  c21
  32      -     -    F    --     OUTPUT                 0    1    0    0  c22
  30      -     -    F    --     OUTPUT                 0    1    0    0  c23
  33      -     -    F    --     OUTPUT                 0    1    0    0  c24
  79      -     -    F    --     OUTPUT                 0    1    0    0  c25
  31      -     -    F    --     OUTPUT                 0    1    0    0  c26
  82      -     -    F    --     OUTPUT                 0    1    0    0  c27
 100      -     -    A    --     OUTPUT                 0    1    0    0  c28
 101      -     -    A    --     OUTPUT                 0    1    0    0  c29
   7      -     -    A    --     OUTPUT                 0    1    0    0  c30
 102      -     -    A    --     OUTPUT                 0    1    0    0  c31


Code:

s = Synthesized pin or logic cell
+ = Synchronous flipflop
/ = Slow slew-rate output
! = NOT gate push-back
r = Fitter-inserted logic cell
^ = Increased input delay
* = PCI I/O is enabled
@ = Uses single-pin Clock Enable
& = Uses single-pin Output Enable


Device-Specific Information:                                  d:\2fsk\mult.rpt
mult

** BURIED LOGIC **

                                                    Fan-In    Fan-Out
 IOC     LC     EC   Row  Col  Primitive    Code      INP  FBK  OUT  FBK  Name
   -      1     -    D    34        OR2                0    4    1    0  |lpm_mult:97|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|:218
   -      5     -    D    34        OR2                0    4    0    3  |lpm_mult:97|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|:219
   -      4     -    D    22        OR2                0    4    0    2  |lpm_mult:97|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|:220
   -      7     -    D    22        OR2                0    4    0    2  |lpm_mult:97|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|:221
   -      8     -    D    30        OR2                0    2    0    2  |lpm_mult:97|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|:223
   -      6     -    E    26        OR2                0    2    0    2  |lpm_mult:97|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|:224
   -      2     -    E    27        OR2                0    2    0    2  |lpm_mult:97|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|:225
   -      5     -    E    27        OR2                0    4    0    2  |lpm_mult:97|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|:226
   -      2     -    E    28        OR2                0    4    0    2  |lpm_mult:97|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|:264
   -      1     -    B    26        OR2    s           0    2    0    2  |lpm_mult:97|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|~265~1
   -      5     -    B    26        OR2    s           0    2    0    2  |lpm_mult:97|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|~266~1
   -      4     -    B    13        OR2    s           0    2    0    2  |lpm_mult:97|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|~267~1
   -      7     -    B    13        OR2    s           0    2    0    2  |lpm_mult:97|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|~268~1
   -      1     -    F    10        OR2    s           0    2    0    2  |lpm_mult:97|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|~269~1
   -      5     -    F    10        OR2    s           0    2    0    2  |lpm_mult:97|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|~270~1
   -      2     -    F    31        OR2    s           0    3    0    2  |lpm_mult:97|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|~271~1
   -      7     -    F    31        OR2                0    3    0    2  |lpm_mult:97|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|:272
   -      2     -    F    36        OR2                0    3    0    2  |lpm_mult:97|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|:273
   -      2     -    F    19        OR2                0    4    0    2  |lpm_mult:97|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|:274
   -      4     -    F    19        OR2                0    4    0    2  |lpm_mult:97|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|:275
   -      1     -    A    06        OR2                0    4    0    2  |lpm_mult:97|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|:276
   -      3     -    A    10        OR2                0    4    0    2  |lpm_mult:97|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|:277
   -      7     -    A    10        OR2                0    4    0    2  |lpm_mult:97|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|:278
   -      5     -    A    08        OR2    s           2    2    0    1  |lpm_mult:97|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|~279~1
   -      6     -    A    08        OR2                0    4    0    2  |lpm_mult:97|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|:279
   -      4     -    D    34        OR2                0    4    0    3  |lpm_mult:97|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|:292
   -      7     -    D    34        OR2                0    4    0    2  |lpm_mult:97|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|:293
   -      8     -    D    22       AND2                0    4    0    2  |lpm_mult:97|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|:294
   -      5     -    D    30        OR2                0    4    0    2  |lpm_mult:97|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|:295
   -      8     -    E    27        OR2                0    4    0    2  |lpm_mult:97|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|:300
   -      1     -    E    28        OR2                0    4    0    2  |lpm_mult:97|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|:597
   -      7     -    B    26        OR2                0    3    0    2  |lpm_mult:97|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|:598
   -      3     -    B    26        OR2                0    3    0    2  |lpm_mult:97|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|:599
   -      8     -    B    13        OR2                0    3    0    2  |lpm_mult:97|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|:600
   -      2     -    B    13        OR2                0    3    0    2  |lpm_mult:97|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|:601
   -      7     -    F    10        OR2                0    3    0    2  |lpm_mult:97|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|:602
   -      6     -    F    10        OR2                0    3    0    2  |lpm_mult:97|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|:603
   -      4     -    F    31        OR2                0    4    0    2  |lpm_mult:97|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|:604
   -      8     -    F    31        OR2                0    3    0    2  |lpm_mult:97|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|:605
   -      8     -    F    36        OR2                0    3    0    2  |lpm_mult:97|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|:606

⌨️ 快捷键说明

复制代码 Ctrl + C
搜索代码 Ctrl + F
全屏模式 F11
切换主题 Ctrl + Shift + D
显示快捷键 ?
增大字号 Ctrl + =
减小字号 Ctrl + -