controstor.v

来自「fsk传输系统源码 fsk传输系统源码 fsk传输系统源码 fsk传输系统源码 」· Verilog 代码 · 共 13 行

module controstor (a,b,out);
output out;
input[7:0] a,b;
reg out;
always@(a or b)
begin
  if(a>b) out<=1;
   else out<=0;
 end
endmodule