compare.v

来自「fsk传输系统源码 fsk传输系统源码 fsk传输系统源码 fsk传输系统源码 」· Verilog 代码 · 共 6 行

module compare(a,b,c);
input[7:0] a,b;
output c;
assign c=(a>b)?1:0;
endmodule