⭐ 欢迎来到虫虫下载站! | 📦 资源下载 📁 资源专辑 ℹ️ 关于我们
⭐ 虫虫下载站

📄 sc-dsc.fit.rpt

📁 数字通信系统的设计及其性能和所传输的数字信号的统计特性有关。所谓 加扰技术
💻 RPT
📖 第 1 页 / 共 2 页
字号:
; 33       ; --       ; GND*           ;              ;         ;
; 34       ; --       ; GND*           ;              ;         ;
; 35       ; --       ; GND*           ;              ;         ;
; 36       ; --       ; GND*           ;              ;         ;
; 37       ; --       ; nrz            ; TTL          ;         ;
; 38       ; --       ; VCCIO          ;              ; 5.0V    ;
; 39       ; --       ; scout          ; TTL          ;         ;
; 40       ; --       ; dscout         ; TTL          ;         ;
; 41       ; --       ; GND*           ;              ;         ;
; 42       ; --       ; GND            ;              ;         ;
; 43       ; --       ; VCCINT         ;              ; 5.0V    ;
; 44       ; --       ; GND*           ;              ;         ;
; 45       ; --       ; GND*           ;              ;         ;
; 46       ; --       ; GND*           ;              ;         ;
; 47       ; --       ; GND            ;              ;         ;
; 48       ; --       ; GND*           ;              ;         ;
; 49       ; --       ; GND*           ;              ;         ;
; 50       ; --       ; GND*           ;              ;         ;
; 51       ; --       ; GND*           ;              ;         ;
; 52       ; --       ; GND*           ;              ;         ;
; 53       ; --       ; VCCIO          ;              ; 5.0V    ;
; 54       ; --       ; GND*           ;              ;         ;
; 55       ; --       ; GND*           ;              ;         ;
; 56       ; --       ; GND*           ;              ;         ;
; 57       ; --       ; GND*           ;              ;         ;
; 58       ; --       ; GND*           ;              ;         ;
; 59       ; --       ; GND            ;              ;         ;
; 60       ; --       ; GND*           ;              ;         ;
; 61       ; --       ; GND*           ;              ;         ;
; 62       ; --       ; +TCK           ; TTL          ;         ;
; 63       ; --       ; GND*           ;              ;         ;
; 64       ; --       ; GND*           ;              ;         ;
; 65       ; --       ; GND*           ;              ;         ;
; 66       ; --       ; VCCIO          ;              ; 5.0V    ;
; 67       ; --       ; GND*           ;              ;         ;
; 68       ; --       ; GND*           ;              ;         ;
; 69       ; --       ; GND*           ;              ;         ;
; 70       ; --       ; GND*           ;              ;         ;
; 71       ; --       ; *TDO           ; TTL          ;         ;
; 72       ; --       ; GND            ;              ;         ;
; 73       ; --       ; GND*           ;              ;         ;
; 74       ; --       ; GND*           ;              ;         ;
; 75       ; --       ; GND*           ;              ;         ;
; 76       ; --       ; GND*           ;              ;         ;
; 77       ; --       ; GND*           ;              ;         ;
; 78       ; --       ; VCCIO          ;              ; 5.0V    ;
; 79       ; --       ; GND*           ;              ;         ;
; 80       ; --       ; GND*           ;              ;         ;
; 81       ; --       ; GND*           ;              ;         ;
; 82       ; --       ; GND            ;              ;         ;
; 83       ; --       ; clk            ; TTL          ;         ;
; 84       ; --       ; GND+           ;              ;         ;
-----------------------------------------------------------------


----------------------------------------------------------------------------------------------------
; I/O Standard                                                                                     ;
----------------------------------------------------------------------------------------------------
; I/O Standard ; Input Vref ; Dedicated Input Pins ; Pins in I/O Bank1 ; Pins in I/O Bank2 ; Total ;
----------------------------------------------------------------------------------------------------
; TTL          ; -          ; 1                    ; 0                 ; 0                 ; 1     ;
----------------------------------------------------------------------------------------------------


----------------------------------------------------------------------
; Dedicated Inputs I/O                                               ;
----------------------------------------------------------------------
; Name ; Pin # ; Type  ; VCCIO ; I/O Standard ; Input Vref ; Current ;
----------------------------------------------------------------------
; clk  ; 83    ; Input ; --    ; TTL          ; -          ; 0 mA    ;
----------------------------------------------------------------------


-------------------------------------------------
; Output Pin Load For Reported TCO              ;
-------------------------------------------------
; I/O Standard ; Load  ; Termination Resistance ;
-------------------------------------------------
; LVTTL        ; 10 pF ; Not Available          ;
; LVCMOS       ; 10 pF ; Not Available          ;
-------------------------------------------------


------------------------------------------------------------------------
; Fitter Resource Utilization by Entity                                ;
------------------------------------------------------------------------
; Compilation Hierarchy Node ; Macrocells ; Pins ; Full Hierarchy Name ;
------------------------------------------------------------------------
; |SC-DSC                    ; 17         ; 8    ; |SC-DSC             ;
;    |SC:inst1|              ; 6          ; 0    ; |SC-DSC|SC:inst1    ;
;    |dsc:inst2|             ; 7          ; 0    ; |SC-DSC|dsc:inst2   ;
;    |nrz:inst|              ; 4          ; 0    ; |SC-DSC|nrz:inst    ;
------------------------------------------------------------------------


----------------------------------------------------------------------------------------
; Control Signals                                                                      ;
----------------------------------------------------------------------------------------
; Name ; Location ; Fan-Out ; Usage ; Global ; Global Resource Used ; Global Line Name ;
----------------------------------------------------------------------------------------
; clk  ; 83       ; 17      ; Clock ; yes    ; On                   ; --               ;
----------------------------------------------------------------------------------------


-----------------------------------------------------------------------
; Global & Other Fast Signals                                         ;
-----------------------------------------------------------------------
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
-----------------------------------------------------------------------
; clk  ; 83       ; 17      ; On                   ; --               ;
-----------------------------------------------------------------------


-------------------------
; Non-Global High Fan-Out Signals ;
-------------------------
; Name        ; Fan-Out ;
-------------------------
; SC:inst1|12 ; 3       ;
; nrz:inst|5  ; 3       ;
; dsc:inst2|5 ; 2       ;
; dsc:inst2|1 ; 2       ;
; SC:inst1|10 ; 2       ;
; nrz:inst|4  ; 2       ;
; nrz:inst|3  ; 2       ;
; nrz:inst|14 ; 2       ;
; dsc:inst2|9 ; 1       ;
; dsc:inst2|7 ; 1       ;
; dsc:inst2|6 ; 1       ;
; dsc:inst2|4 ; 1       ;
; dsc:inst2|3 ; 1       ;
; SC:inst1|11 ; 1       ;
; SC:inst1|9  ; 1       ;
; SC:inst1|8  ; 1       ;
; SC:inst1|17 ; 1       ;
-------------------------


-------------------------------------------------
; Interconnect Usage Summary                    ;
-------------------------------------------------
; Interconnect Resource Type ; Usage            ;
-------------------------------------------------
; Output enables             ; 0 / 6 ( 0 % )    ;
; PIA buffers                ; 16 / 288 ( 5 % ) ;
; PIAs                       ; 16 / 288 ( 5 % ) ;
-------------------------------------------------


------------------------------------------------------------------------------
; LAB External Interconnect                                                  ;
------------------------------------------------------------------------------
; LAB External Interconnects  (Average = 2.00) ; Number of LABs  (Total = 2) ;
------------------------------------------------------------------------------
; 0                                            ; 6                           ;
; 1                                            ; 1                           ;
; 2                                            ; 0                           ;
; 3                                            ; 0                           ;
; 4                                            ; 0                           ;
; 5                                            ; 0                           ;
; 6                                            ; 0                           ;
; 7                                            ; 0                           ;
; 8                                            ; 0                           ;
; 9                                            ; 0                           ;
; 10                                           ; 0                           ;
; 11                                           ; 0                           ;
; 12                                           ; 0                           ;
; 13                                           ; 0                           ;
; 14                                           ; 0                           ;
; 15                                           ; 1                           ;
------------------------------------------------------------------------------


------------------------------------------------------------------------
; LAB Macrocells                                                       ;
------------------------------------------------------------------------
; Number of Macrocells  (Average = 2.13) ; Number of LABs  (Total = 2) ;
------------------------------------------------------------------------
; 0                                      ; 6                           ;
; 1                                      ; 1                           ;
; 2                                      ; 0                           ;
; 3                                      ; 0                           ;
; 4                                      ; 0                           ;
; 5                                      ; 0                           ;
; 6                                      ; 0                           ;
; 7                                      ; 0                           ;
; 8                                      ; 0                           ;
; 9                                      ; 0                           ;
; 10                                     ; 0                           ;
; 11                                     ; 0                           ;
; 12                                     ; 0                           ;
; 13                                     ; 0                           ;
; 14                                     ; 0                           ;
; 15                                     ; 0                           ;
; 16                                     ; 1                           ;
------------------------------------------------------------------------


------------------------------------------------------------------------------------------------------------
; Logic Cell Interconnection                                                                               ;
------------------------------------------------------------------------------------------------------------
; LAB ; Logic Cell ; Input                                                ; Output                         ;
------------------------------------------------------------------------------------------------------------
;  A  ; LC1        ; clk, dsc:inst2|6                                     ; dsc:inst2|9                    ;
;  D  ; LC51       ; clk, dsc:inst2|5, dsc:inst2|7, dsc:inst2|1           ; dscout                         ;
;  D  ; LC49       ; clk, dsc:inst2|5                                     ; dsc:inst2|7                    ;
;  D  ; LC50       ; clk, dsc:inst2|4                                     ; dsc:inst2|6, dsc:inst2|9       ;
;  D  ; LC52       ; clk, dsc:inst2|3                                     ; dsc:inst2|5                    ;
;  D  ; LC54       ; clk, dsc:inst2|1                                     ; dsc:inst2|4                    ;
;  D  ; LC55       ; clk, SC:inst1|12                                     ; dsc:inst2|3, dsc:inst2|9       ;
;  D  ; LC53       ; clk, SC:inst1|11                                     ; SC:inst1|8, scout, dsc:inst2|1 ;
;  D  ; LC57       ; clk, SC:inst1|10                                     ; SC:inst1|12                    ;
;  D  ; LC58       ; clk, SC:inst1|9                                      ; SC:inst1|8, SC:inst1|11        ;
;  D  ; LC59       ; clk, SC:inst1|8                                      ; SC:inst1|10                    ;
;  D  ; LC60       ; clk, SC:inst1|10, SC:inst1|17, SC:inst1|12           ; SC:inst1|9                     ;
;  D  ; LC61       ; clk, nrz:inst|5                                      ; SC:inst1|8                     ;
;  D  ; LC56       ; clk, nrz:inst|4                                      ; nrz:inst|14, nrz, SC:inst1|17  ;
;  D  ; LC62       ; clk, nrz:inst|3                                      ; nrz:inst|14, nrz:inst|5        ;
;  D  ; LC63       ; clk, nrz:inst|14                                     ; nrz:inst|14, nrz:inst|4        ;
;  D  ; LC64       ; clk, nrz:inst|4, nrz:inst|5, nrz:inst|3, nrz:inst|14 ; nrz:inst|14, nrz:inst|3        ;
------------------------------------------------------------------------------------------------------------


--------------------
; Fitter Messages  ;
--------------------
Info: *******************************************************************
Info: Running Quartus II Fitter
  Info: Version 3.0 Build 199 06/26/2003 SJ Full Version
  Info: Processing started: Fri Jun 01 14:01:32 2007
Info: Command: quartus_fit --import_settings_files=off --export_settings_files=off sc-dsc -c SC-DSC
Info: Selected device EPM7128SLC84-15 for design SC-DSC
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
  Info: Processing ended: Fri Jun 01 14:01:32 2007
  Info: Elapsed time: 00:00:00
Info: Writing report file SC-DSC.fit.rpt


⌨️ 快捷键说明

复制代码 Ctrl + C
搜索代码 Ctrl + F
全屏模式 F11
切换主题 Ctrl + Shift + D
显示快捷键 ?
增大字号 Ctrl + =
减小字号 Ctrl + -