datact1.v

来自「精简CPU设计」· Verilog 代码 · 共 8 行

module datact1(data,in,data_ena);
    output[7:0] data;
    input[7:0] in;
    input data_ena;
    
    assign data=(data_ena)?in:8'hzz;
endmodule