mux3x2.v

来自「这个是用可编程器件进行仿真CPU的程序」· Verilog 代码 · 共 27 行

//**************************************************
//** Revision    :  0.1
//** File name   :  mux3x2.v
//** Module name :  mux3x2
//** Discription :
//** Simulator   :  Max+plus II
//** Synthesizer :  Max+plus II
//** Author      :  IamFree
//** Last modify :    @ 2006///
//** Created date:  2006/03/09
//**************************************************

module mux3x2(mux_out,mux_sel,mux_a,mux_b);
//Parameter define
parameter width=3;

//Port define
output [width-1:0] mux_out;
input              mux_sel;
input  [width-1:0] mux_a;
input  [width-1:0] mux_b;

//Body
assign mux_out=mux_sel?mux_b:mux_a;

endmodule