📄 conter8.fit.rpt
字号:
; 39 ; 38 ; -- ; RESERVED ; ; ; ; ;
; 40 ; 39 ; -- ; RESERVED ; ; ; ; ;
; 41 ; 40 ; -- ; RESERVED ; ; ; ; ;
; 42 ; 41 ; -- ; GND ; gnd ; ; ; ;
; 43 ; 42 ; -- ; VCCINT ; power ; ; 5.0V ; ;
; 44 ; 43 ; -- ; RESERVED ; ; ; ; ;
; 45 ; 44 ; -- ; RESERVED ; ; ; ; ;
; 46 ; 45 ; -- ; RESERVED ; ; ; ; ;
; 47 ; 46 ; -- ; GND ; gnd ; ; ; ;
; 48 ; 47 ; -- ; RESERVED ; ; ; ; ;
; 49 ; 48 ; -- ; RESERVED ; ; ; ; ;
; 50 ; 49 ; -- ; RESERVED ; ; ; ; ;
; 51 ; 50 ; -- ; RESERVED ; ; ; ; ;
; 52 ; 51 ; -- ; clk ; input ; TTL ; ; N ;
; 53 ; 52 ; -- ; VCCIO ; power ; ; 5.0V ; ;
; 54 ; 53 ; -- ; RESERVED ; ; ; ; ;
; 55 ; 54 ; -- ; RESERVED ; ; ; ; ;
; 56 ; 55 ; -- ; RESERVED ; ; ; ; ;
; 57 ; 56 ; -- ; RESERVED ; ; ; ; ;
; 58 ; 57 ; -- ; RESERVED ; ; ; ; ;
; 59 ; 58 ; -- ; GND ; gnd ; ; ; ;
; 60 ; 59 ; -- ; RESERVED ; ; ; ; ;
; 61 ; 60 ; -- ; RESERVED ; ; ; ; ;
; 62 ; 61 ; -- ; +TCK ; input ; TTL ; ; N ;
; 63 ; 62 ; -- ; RESERVED ; ; ; ; ;
; 64 ; 63 ; -- ; RESERVED ; ; ; ; ;
; 65 ; 64 ; -- ; RESERVED ; ; ; ; ;
; 66 ; 65 ; -- ; VCCIO ; power ; ; 5.0V ; ;
; 67 ; 66 ; -- ; RESERVED ; ; ; ; ;
; 68 ; 67 ; -- ; RESERVED ; ; ; ; ;
; 69 ; 68 ; -- ; RESERVED ; ; ; ; ;
; 70 ; 69 ; -- ; RESERVED ; ; ; ; ;
; 71 ; 70 ; -- ; *TDO ; output ; TTL ; ; N ;
; 72 ; 71 ; -- ; GND ; gnd ; ; ; ;
; 73 ; 72 ; -- ; RESERVED ; ; ; ; ;
; 74 ; 73 ; -- ; RESERVED ; ; ; ; ;
; 75 ; 74 ; -- ; RESERVED ; ; ; ; ;
; 76 ; 75 ; -- ; RESERVED ; ; ; ; ;
; 77 ; 76 ; -- ; RESERVED ; ; ; ; ;
; 78 ; 77 ; -- ; VCCIO ; power ; ; 5.0V ; ;
; 79 ; 78 ; -- ; RESERVED ; ; ; ; ;
; 80 ; 79 ; -- ; RESERVED ; ; ; ; ;
; 81 ; 80 ; -- ; clr ; input ; TTL ; ; N ;
; 82 ; 81 ; -- ; GND ; gnd ; ; ; ;
; 83 ; 82 ; -- ; GND+ ; ; ; ; ;
; 84 ; 83 ; -- ; GND+ ; ; ; ; ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
+-----------------------------------------------+
; Output Pin Default Load For Reported TCO ;
+--------------+-------+------------------------+
; I/O Standard ; Load ; Termination Resistance ;
+--------------+-------+------------------------+
; LVTTL ; 10 pF ; Not Available ;
; LVCMOS ; 10 pF ; Not Available ;
; TTL ; 0 pF ; Not Available ;
+--------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.
+----------------------------------------------------------------------+
; Fitter Resource Utilization by Entity ;
+----------------------------+------------+------+---------------------+
; Compilation Hierarchy Node ; Macrocells ; Pins ; Full Hierarchy Name ;
+----------------------------+------------+------+---------------------+
; |conter8 ; 9 ; 16 ; |conter8 ;
; |74390:1| ; 8 ; 0 ; |conter8|74390:1 ;
+----------------------------+------------+------+---------------------+
+-----------------------------------------------------------------------------------------------------+
; Control Signals ;
+--------------+----------+---------+--------------+--------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Usage ; Global ; Global Resource Used ; Global Line Name ;
+--------------+----------+---------+--------------+--------+----------------------+------------------+
; 0~9 ; SEXP5 ; 1 ; Clock ; no ; -- ; -- ;
; 10~7 ; SEXP17 ; 1 ; Clock ; no ; -- ; -- ;
; 74390:1|20~7 ; SEXP6 ; 1 ; Clock ; no ; -- ; -- ;
; 74390:1|29~7 ; SEXP3 ; 1 ; Clock ; no ; -- ; -- ;
; 74390:1|33 ; LC5 ; 4 ; Clock ; no ; -- ; -- ;
; 74390:1|34 ; LC13 ; 4 ; Clock ; no ; -- ; -- ;
; 74390:1|6 ; LC11 ; 5 ; Clock ; no ; -- ; -- ;
; 74390:1|7 ; LC17 ; 5 ; Clock ; no ; -- ; -- ;
; clr ; PIN_81 ; 8 ; Async. clear ; no ; -- ; -- ;
+--------------+----------+---------+--------------+--------+----------------------+------------------+
+---------------------------------+
; Non-Global High Fan-Out Signals ;
+--------------+------------------+
; Name ; Fan-Out ;
+--------------+------------------+
; clr ; 8 ;
; 74390:1|3 ; 5 ;
; 74390:1|6 ; 5 ;
; 74390:1|7 ; 5 ;
; 74390:1|33 ; 4 ;
; 74390:1|31 ; 4 ;
; 74390:1|34 ; 4 ;
; 74390:1|5 ; 4 ;
; 74390:1|32 ; 3 ;
; clk ; 1 ;
; enb ; 1 ;
; 19~10 ; 1 ;
; 74390:1|29~7 ; 1 ;
; 0~9 ; 1 ;
; 74390:1|20~7 ; 1 ;
; 10~7 ; 1 ;
+--------------+------------------+
+-----------------------------------------------+
; Interconnect Usage Summary ;
+----------------------------+------------------+
; Interconnect Resource Type ; Usage ;
+----------------------------+------------------+
; Output enables ; 0 / 6 ( 0 % ) ;
; PIA buffers ; 12 / 288 ( 4 % ) ;
; PIAs ; 12 / 288 ( 4 % ) ;
+----------------------------+------------------+
+----------------------------------------------------------------------------+
; LAB External Interconnect ;
+----------------------------------------------+-----------------------------+
; LAB External Interconnects (Average = 1.50) ; Number of LABs (Total = 2) ;
+----------------------------------------------+-----------------------------+
; 0 ; 6 ;
; 1 ; 0 ;
; 2 ; 0 ;
; 3 ; 1 ;
; 4 ; 0 ;
; 5 ; 0 ;
; 6 ; 0 ;
; 7 ; 0 ;
; 8 ; 0 ;
; 9 ; 1 ;
+----------------------------------------------+-----------------------------+
+----------------------------------------------------------------------+
; LAB Macrocells ;
+----------------------------------------+-----------------------------+
; Number of Macrocells (Average = 1.13) ; Number of LABs (Total = 2) ;
+----------------------------------------+-----------------------------+
; 0 ; 6 ;
; 1 ; 1 ;
; 2 ; 0 ;
; 3 ; 0 ;
; 4 ; 0 ;
; 5 ; 0 ;
; 6 ; 0 ;
; 7 ; 0 ;
; 8 ; 1 ;
+----------------------------------------+-----------------------------+
+-------------------------------------------------------------------------------+
; Shareable Expander ;
+-------------------------------------------------+-----------------------------+
; Number of shareable expanders (Average = 0.50) ; Number of LABs (Total = 2) ;
+-------------------------------------------------+-----------------------------+
; 0 ; 6 ;
; 1 ; 1 ;
; 2 ; 0 ;
; 3 ; 1 ;
+-------------------------------------------------+-----------------------------+
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Logic Cell Interconnection ;
+-----+------------+--------------------------------------------------------------------------------------------+-------------------------------------------+
; LAB ; Logic Cell ; Input ; Output ;
+-----+------------+--------------------------------------------------------------------------------------------+-------------------------------------------+
; A ; LC8 ; 74390:1|33, clr ; q[6], 74390:1|31, 19~10 ;
; A ; LC11 ; 74390:1|20~7, clr ; q[1], 74390:1|5, 74390:1|3, 0~9, 19~10 ;
; A ; LC16 ; 74390:1|6, clr ; q[2], 74390:1|3, 0~9, 19~10 ;
; A ; LC14 ; 74390:1|3, 74390:1|5, 74390:1|6, 74390:1|7, clr ; 74390:1|20~7, 74390:1|3, q[3], 0~9, 19~10 ;
; A ; LC13 ; 0~9, clr ; q[4], 74390:1|31, 74390:1|29~7, 19~10 ;
; A ; LC6 ; 74390:1|33, 74390:1|31, 74390:1|32, 74390:1|34, clr ; 74390:1|31, q[7], 74390:1|29~7, 19~10 ;
; A ; LC5 ; 74390:1|29~7, clr ; 74390:1|32, 74390:1|31, 19~10, q[5] ;
; A ; LC3 ; 74390:1|34, 74390:1|33, 74390:1|31, 74390:1|32, 74390:1|3, 74390:1|5, 74390:1|6, 74390:1|7 ; cout ;
; B ; LC17 ; 10~7, clr ; q[0], 74390:1|20~7, 74390:1|3, 0~9, 19~10 ;
+-----+------------+--------------------------------------------------------------------------------------------+-------------------------------------------+
+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
Info: Version 5.0 Build 148 04/26/2005 SJ Full Version
Info: Processing started: Tue May 15 11:02:00 2007
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off conter8 -c conter8
Info: Selected device EPM7128SLC84-15 for design "conter8"
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
Info: Processing ended: Tue May 15 11:02:01 2007
Info: Elapsed time: 00:00:01
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -