ft_top.fit.rpt

用quartus6原理编辑方式写的简易频率计我自己的实验来的 保证能使请您认真查看谢谢

+--------------------------------------------------------------------------------------------------+
; I/O Standard                                                                                     ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; I/O Standard ; Input Vref ; Dedicated Input Pins ; Pins in I/O Bank1 ; Pins in I/O Bank2 ; Total ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; TTL          ; -          ; 1                    ; 0                 ; 0                 ; 1     ;
+--------------+------------+----------------------+-------------------+-------------------+-------+


+--------------------------------------------------------------------+
; Dedicated Inputs I/O                                               ;
+------+-------+-------+-------+--------------+------------+---------+
; Name ; Pin # ; Type  ; VCCIO ; I/O Standard ; Input Vref ; Current ;
+------+-------+-------+-------+--------------+------------+---------+
; CLK  ; 83    ; Input ; --    ; TTL          ; -          ; 0 mA    ;
+------+-------+-------+-------+--------------+------------+---------+


+-----------------------------------------------+
; Output Pin Default Load For Reported TCO      ;
+--------------+-------+------------------------+
; I/O Standard ; Load  ; Termination Resistance ;
+--------------+-------+------------------------+
; LVTTL        ; 10 pF ; Not Available          ;
; LVCMOS       ; 10 pF ; Not Available          ;
; TTL          ; 0 pF  ; Not Available          ;
+--------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                       ;
+----------------------------+------------+------+----------------------------+
; Compilation Hierarchy Node ; Macrocells ; Pins ; Full Hierarchy Name        ;
+----------------------------+------------+------+----------------------------+
; |ft_top                    ; 37         ; 21   ; |ft_top                    ;
;    |74248:2|               ; 7          ; 0    ; |ft_top|74248:2            ;
;    |74248:5|               ; 7          ; 0    ; |ft_top|74248:5            ;
;    |74374:4|               ; 8          ; 0    ; |ft_top|74374:4            ;
;    |conter8:13|            ; 9          ; 0    ; |ft_top|conter8:13         ;
;       |74390:1|            ; 8          ; 0    ; |ft_top|conter8:13|74390:1 ;
;    |tf_ctro:18|            ; 6          ; 0    ; |ft_top|tf_ctro:18         ;
;       |7493:2|             ; 4          ; 0    ; |ft_top|tf_ctro:18|7493:2  ;
+----------------------------+------------+------+----------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                ;
+-------------------------+----------+---------+--------------+--------+----------------------+------------------+
; Name                    ; Location ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ;
+-------------------------+----------+---------+--------------+--------+----------------------+------------------+
; CLK                     ; PIN_83   ; 1       ; Clock        ; yes    ; On                   ; --               ;
; conter8:13|0~9          ; SEXP3    ; 1       ; Clock        ; no     ; --                   ; --               ;
; conter8:13|10~7         ; SEXP17   ; 1       ; Clock        ; no     ; --                   ; --               ;
; conter8:13|74390:1|20~7 ; SEXP2    ; 1       ; Clock        ; no     ; --                   ; --               ;
; conter8:13|74390:1|29~7 ; SEXP1    ; 1       ; Clock        ; no     ; --                   ; --               ;
; conter8:13|74390:1|33   ; LC8      ; 4       ; Clock        ; no     ; --                   ; --               ;
; conter8:13|74390:1|34   ; LC1      ; 4       ; Clock        ; no     ; --                   ; --               ;
; conter8:13|74390:1|6    ; LC13     ; 5       ; Clock        ; no     ; --                   ; --               ;
; conter8:13|74390:1|7    ; LC30     ; 5       ; Clock        ; no     ; --                   ; --               ;
; tf_ctro:18|16~70        ; LC18     ; 9       ; Async. clear ; no     ; --                   ; --               ;
; tf_ctro:18|7493:2|16    ; LC28     ; 5       ; Clock        ; no     ; --                   ; --               ;
; tf_ctro:18|7~68         ; LC20     ; 9       ; Clock        ; no     ; --                   ; --               ;
+-------------------------+----------+---------+--------------+--------+----------------------+------------------+


+---------------------------------------------------------------------+
; Global & Other Fast Signals                                         ;
+------+----------+---------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------+----------+---------+----------------------+------------------+
; CLK  ; PIN_83   ; 1       ; On                   ; --               ;
+------+----------+---------+----------------------+------------------+


+-----------------------------------+
; Non-Global High Fan-Out Signals   ;
+-------------------------+---------+
; Name                    ; Fan-Out ;
+-------------------------+---------+
; tf_ctro:18|16~70        ; 9       ;
; tf_ctro:18|7~68         ; 9       ;
; 74374:4|18              ; 7       ;
; 74374:4|17              ; 7       ;
; 74374:4|15              ; 7       ;
; 74374:4|14              ; 7       ;
; 74374:4|13              ; 7       ;
; 74374:4|19              ; 7       ;
; 74374:4|20              ; 6       ;
; 74374:4|16              ; 6       ;
; conter8:13|74390:1|3    ; 5       ;
; conter8:13|74390:1|6    ; 5       ;
; conter8:13|74390:1|7    ; 5       ;
; tf_ctro:18|7493:2|16    ; 5       ;
; conter8:13|74390:1|33   ; 4       ;
; conter8:13|74390:1|31   ; 4       ;
; conter8:13|74390:1|34   ; 4       ;
; conter8:13|74390:1|5    ; 4       ;
; tf_ctro:18|7493:2|15    ; 4       ;
; conter8:13|74390:1|32   ; 3       ;
; tf_ctro:18|7493:2|13    ; 3       ;
; tf_ctro:18|7493:2|14    ; 3       ;
; F_IN                    ; 1       ;
; 74248:5|93~80           ; 1       ;
; 74248:5|94~151          ; 1       ;
; 74248:5|92~46           ; 1       ;
; 74248:5|91~66           ; 1       ;
; 74248:5|88~79           ; 1       ;
; 74248:5|90~18           ; 1       ;
; 74248:5|89~63           ; 1       ;
; 74248:2|94~151          ; 1       ;
; conter8:13|19~10        ; 1       ;
; 74248:2|91~66           ; 1       ;
; 74248:2|89~63           ; 1       ;
; conter8:13|74390:1|29~7 ; 1       ;
; 74248:2|88~79           ; 1       ;
; 74248:2|93~64           ; 1       ;
; 74248:2|92~46           ; 1       ;
; conter8:13|0~9          ; 1       ;
; 74248:2|90~18           ; 1       ;
; conter8:13|74390:1|20~7 ; 1       ;
; conter8:13|10~7         ; 1       ;
+-------------------------+---------+


+-----------------------------------------------+
; Interconnect Usage Summary                    ;