📄 crc_32.tan.rpt
字号:
; Report IO Paths Separately ; Off ; ; ; ;
; Default hold multicycle ; Same As Multicycle ; ; ; ;
; Cut paths between unrelated clock domains ; On ; ; ; ;
; Cut off read during write signal paths ; On ; ; ; ;
; Cut off feedback from I/O pins ; On ; ; ; ;
; Report Combined Fast/Slow Timing ; Off ; ; ; ;
; Ignore Clock Settings ; Off ; ; ; ;
; Analyze latches as synchronous elements ; On ; ; ; ;
; Enable Recovery/Removal analysis ; Off ; ; ; ;
; Enable Clock Latency ; Off ; ; ; ;
; Clock Settings ; system clock ; ; clk ; ;
+-------------------------------------------------------+--------------------+------+-----+-------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk ; system clock ; User Pin ; 100.0 MHz ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk' ;
+-----------------------------------------+-----------------------------------------------------+--------------------+--------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period) ; From ; To ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+--------------------+--------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; 7.378 ns ; 381.39 MHz ( period = 2.622 ns ) ; crc_result_reg[24] ; crc_result_reg[8] ; clk ; clk ; 10.000 ns ; 9.781 ns ; 2.403 ns ;
; 7.381 ns ; 381.83 MHz ( period = 2.619 ns ) ; crc_result_reg[19] ; crc_result_reg[5] ; clk ; clk ; 10.000 ns ; 9.781 ns ; 2.400 ns ;
; 7.434 ns ; 389.71 MHz ( period = 2.566 ns ) ; crc_result_reg[24] ; crc_result_reg[7] ; clk ; clk ; 10.000 ns ; 9.814 ns ; 2.380 ns ;
; 7.470 ns ; 395.26 MHz ( period = 2.530 ns ) ; crc_result_reg[21] ; crc_result_reg[13] ; clk ; clk ; 10.000 ns ; 9.781 ns ; 2.311 ns ;
; 7.488 ns ; 398.09 MHz ( period = 2.512 ns ) ; crc_result_reg[25] ; crc_result_reg[1] ; clk ; clk ; 10.000 ns ; 9.814 ns ; 2.326 ns ;
; 7.489 ns ; 398.25 MHz ( period = 2.511 ns ) ; crc_result_reg[28] ; crc_result_reg[1] ; clk ; clk ; 10.000 ns ; 9.814 ns ; 2.325 ns ;
; 7.492 ns ; 398.72 MHz ( period = 2.508 ns ) ; crc_result_reg[24] ; crc_result_reg[25] ; clk ; clk ; 10.000 ns ; 9.814 ns ; 2.322 ns ;
; 7.500 ns ; 400.00 MHz ( period = 2.500 ns ) ; crc_result_reg[16] ; crc_result_reg[7] ; clk ; clk ; 10.000 ns ; 9.814 ns ; 2.314 ns ;
; 7.506 ns ; 400.96 MHz ( period = 2.494 ns ) ; crc_result_reg[20] ; crc_result_reg[5] ; clk ; clk ; 10.000 ns ; 9.781 ns ; 2.275 ns ;
; 7.509 ns ; 401.45 MHz ( period = 2.491 ns ) ; crc_result_reg[24] ; crc_result_reg[15] ; clk ; clk ; 10.000 ns ; 9.814 ns ; 2.305 ns ;
; 7.527 ns ; 404.37 MHz ( period = 2.473 ns ) ; crc_result_reg[23] ; crc_result_reg[24] ; clk ; clk ; 10.000 ns ; 9.847 ns ; 2.320 ns ;
; 7.529 ns ; 404.69 MHz ( period = 2.471 ns ) ; crc_result_reg[22] ; crc_result_reg[5] ; clk ; clk ; 10.000 ns ; 9.781 ns ; 2.252 ns ;
; 7.532 ns ; 405.19 MHz ( period = 2.468 ns ) ; crc_result_reg[25] ; crc_result_reg[23] ; clk ; clk ; 10.000 ns ; 9.781 ns ; 2.249 ns ;
; 7.549 ns ; 408.00 MHz ( period = 2.451 ns ) ; crc_result_reg[17] ; crc_result_reg[24] ; clk ; clk ; 10.000 ns ; 9.814 ns ; 2.265 ns ;
; 7.559 ns ; 409.67 MHz ( period = 2.441 ns ) ; crc_result_reg[17] ; crc_result_reg[8] ; clk ; clk ; 10.000 ns ; 9.781 ns ; 2.222 ns ;
; 7.574 ns ; 412.20 MHz ( period = 2.426 ns ) ; crc_result_reg[21] ; crc_result_reg[9] ; clk ; clk ; 10.000 ns ; 9.781 ns ; 2.207 ns ;
; 7.591 ns ; 415.11 MHz ( period = 2.409 ns ) ; crc_result_reg[29] ; crc_result_reg[5] ; clk ; clk ; 10.000 ns ; 9.781 ns ; 2.190 ns ;
; 7.617 ns ; 419.64 MHz ( period = 2.383 ns ) ; crc_result_reg[19] ; crc_result_reg[8] ; clk ; clk ; 10.000 ns ; 9.781 ns ; 2.164 ns ;
; 7.625 ns ; 421.05 MHz ( period = 2.375 ns ) ; crc_result_reg[19] ; crc_result_reg[26] ; clk ; clk ; 10.000 ns ; 9.781 ns ; 2.156 ns ;
; 7.630 ns ; 421.94 MHz ( period = 2.370 ns ) ; crc_result_reg[31] ; crc_result_reg[23] ; clk ; clk ; 10.000 ns ; 9.781 ns ; 2.151 ns ;
; 7.631 ns ; 422.12 MHz ( period = 2.369 ns ) ; crc_result_reg[20] ; crc_result_reg[8] ; clk ; clk ; 10.000 ns ; 9.781 ns ; 2.150 ns ;
; 7.637 ns ; Restricted to 422.12 MHz ( period = 2.37 ns ) ; crc_result_reg[24] ; crc_result_reg[31] ; clk ; clk ; 10.000 ns ; 9.814 ns ; 2.177 ns ;
; 7.638 ns ; Restricted to 422.12 MHz ( period = 2.37 ns ) ; crc_result_reg[22] ; crc_result_reg[1] ; clk ; clk ; 10.000 ns ; 9.814 ns ; 2.176 ns ;
; 7.638 ns ; Restricted to 422.12 MHz ( period = 2.37 ns ) ; crc_result_reg[21] ; crc_result_reg[5] ; clk ; clk ; 10.000 ns ; 9.781 ns ; 2.143 ns ;
; 7.640 ns ; Restricted to 422.12 MHz ( period = 2.37 ns ) ; crc_result_reg[24] ; crc_result_reg[19] ; clk ; clk ; 10.000 ns ; 9.814 ns ; 2.174 ns ;
; 7.649 ns ; Restricted to 422.12 MHz ( period = 2.37 ns ) ; crc_result_reg[16] ; crc_result_reg[4] ; clk ; clk ; 10.000 ns ; 9.814 ns ; 2.165 ns ;
; 7.663 ns ; Restricted to 422.12 MHz ( period = 2.37 ns ) ; crc_result_reg[25] ; crc_result_reg[9] ; clk ; clk ; 10.000 ns ; 9.781 ns ; 2.118 ns ;
; 7.673 ns ; Restricted to 422.12 MHz ( period = 2.37 ns ) ; crc_result_reg[28] ; crc_result_reg[8] ; clk ; clk ; 10.000 ns ; 9.781 ns ; 2.108 ns ;
; 7.676 ns ; Restricted to 422.12 MHz ( period = 2.37 ns ) ; crc_result_reg[27] ; crc_result_reg[8] ; clk ; clk ; 10.000 ns ; 9.781 ns ; 2.105 ns ;
; 7.682 ns ; Restricted to 422.12 MHz ( period = 2.37 ns ) ; crc_result_reg[22] ; crc_result_reg[23] ; clk ; clk ; 10.000 ns ; 9.781 ns ; 2.099 ns ;
; 7.684 ns ; Restricted to 422.12 MHz ( period = 2.37 ns ) ; crc_result_reg[25] ; crc_result_reg[0] ; clk ; clk ; 10.000 ns ; 9.781 ns ; 2.097 ns ;
; 7.696 ns ; Restricted to 422.12 MHz ( period = 2.37 ns ) ; crc_result_reg[31] ; crc_result_reg[15] ; clk ; clk ; 10.000 ns ; 9.814 ns ; 2.118 ns ;
; 7.700 ns ; Restricted to 422.12 MHz ( period = 2.37 ns ) ; crc_result_reg[25] ; crc_result_reg[2] ; clk ; clk ; 10.000 ns ; 9.814 ns ; 2.114 ns ;
; 7.701 ns ; Restricted to 422.12 MHz ( period = 2.37 ns ) ; crc_result_reg[21] ; crc_result_reg[10] ; clk ; clk ; 10.000 ns ; 9.814 ns ; 2.113 ns ;
; 7.703 ns ; Restricted to 422.12 MHz ( period = 2.37 ns ) ; crc_result_reg[19] ; crc_result_reg[4] ; clk ; clk ; 10.000 ns ; 9.814 ns ; 2.111 ns ;
; 7.711 ns ; Restricted to 422.12 MHz ( period = 2.37 ns ) ; crc_result_reg[19] ; crc_result_reg[3] ; clk ; clk ; 10.000 ns ; 9.781 ns ; 2.070 ns ;
; 7.712 ns ; Restricted to 422.12 MHz ( period = 2.37 ns ) ; crc_result_reg[20] ; crc_result_reg[14] ; clk ; clk ; 10.000 ns ; 9.814 ns ; 2.102 ns ;
; 7.713 ns ; Restricted to 422.12 MHz ( period = 2.37 ns ) ; crc_result_reg[17] ; crc_result_reg[5] ; clk ; clk ; 10.000 ns ; 9.781 ns ; 2.068 ns ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -