crc_32.sim.rpt

crc校验功能

; |crc_32|crc_result~176     ; |crc_32|crc_result~176     ; out0             ;
; |crc_32|crc_result~177     ; |crc_32|crc_result~177     ; out0             ;
; |crc_32|crc_result~178     ; |crc_32|crc_result~178     ; out0             ;
; |crc_32|crc_result~179     ; |crc_32|crc_result~179     ; out0             ;
; |crc_32|crc_result~180     ; |crc_32|crc_result~180     ; out0             ;
; |crc_32|crc_result~181     ; |crc_32|crc_result~181     ; out0             ;
; |crc_32|crc_result~182     ; |crc_32|crc_result~182     ; out0             ;
; |crc_32|crc_result[27]     ; |crc_32|crc_result[27]     ; out0             ;
; |crc_32|crc_result[28]     ; |crc_32|crc_result[28]     ; out0             ;
; |crc_32|crc_result[29]     ; |crc_32|crc_result[29]     ; out0             ;
; |crc_32|crc_result[30]     ; |crc_32|crc_result[30]     ; out0             ;
; |crc_32|crc_result[31]     ; |crc_32|crc_result[31]     ; out0             ;
; |crc_32|crc_result_reg[30] ; |crc_32|crc_result_reg[30] ; out              ;
; |crc_32|crc_result_reg[29] ; |crc_32|crc_result_reg[29] ; out              ;
; |crc_32|crc_result_reg[28] ; |crc_32|crc_result_reg[28] ; out              ;
; |crc_32|crc_result_reg[27] ; |crc_32|crc_result_reg[27] ; out              ;
; |crc_32|crc_result_reg[26] ; |crc_32|crc_result_reg[26] ; out              ;
; |crc_32|crc_result_reg[25] ; |crc_32|crc_result_reg[25] ; out              ;
; |crc_32|crc_result_reg[24] ; |crc_32|crc_result_reg[24] ; out              ;
; |crc_32|crc_result_reg[23] ; |crc_32|crc_result_reg[23] ; out              ;
; |crc_32|crc_result_reg[22] ; |crc_32|crc_result_reg[22] ; out              ;
; |crc_32|crc_result_reg[21] ; |crc_32|crc_result_reg[21] ; out              ;
; |crc_32|crc_result_reg[20] ; |crc_32|crc_result_reg[20] ; out              ;
; |crc_32|crc_result_reg[19] ; |crc_32|crc_result_reg[19] ; out              ;
; |crc_32|crc_result_reg[18] ; |crc_32|crc_result_reg[18] ; out              ;
; |crc_32|crc_result_reg[17] ; |crc_32|crc_result_reg[17] ; out              ;
; |crc_32|crc_result_reg[16] ; |crc_32|crc_result_reg[16] ; out              ;
; |crc_32|crc_result_reg[15] ; |crc_32|crc_result_reg[15] ; out              ;
; |crc_32|crc_result_reg[14] ; |crc_32|crc_result_reg[14] ; out              ;
; |crc_32|crc_result_reg[13] ; |crc_32|crc_result_reg[13] ; out              ;
; |crc_32|crc_result_reg[12] ; |crc_32|crc_result_reg[12] ; out              ;
; |crc_32|crc_result_reg[11] ; |crc_32|crc_result_reg[11] ; out              ;
; |crc_32|crc_result_reg[10] ; |crc_32|crc_result_reg[10] ; out              ;
; |crc_32|crc_result_reg[9]  ; |crc_32|crc_result_reg[9]  ; out              ;
; |crc_32|crc_result_reg[8]  ; |crc_32|crc_result_reg[8]  ; out              ;
; |crc_32|crc_result_reg[7]  ; |crc_32|crc_result_reg[7]  ; out              ;
; |crc_32|crc_result_reg[6]  ; |crc_32|crc_result_reg[6]  ; out              ;
; |crc_32|crc_result_reg[5]  ; |crc_32|crc_result_reg[5]  ; out              ;
; |crc_32|crc_result_reg[4]  ; |crc_32|crc_result_reg[4]  ; out              ;
; |crc_32|crc_result_reg[3]  ; |crc_32|crc_result_reg[3]  ; out              ;
; |crc_32|crc_result_reg[2]  ; |crc_32|crc_result_reg[2]  ; out              ;
; |crc_32|crc_result_reg[1]  ; |crc_32|crc_result_reg[1]  ; out              ;
; |crc_32|crc_result_reg[0]  ; |crc_32|crc_result_reg[0]  ; out              ;
; |crc_32|data_in_reg[15]    ; |crc_32|data_in_reg[15]    ; out              ;
; |crc_32|clk                ; |crc_32|clk                ; out              ;
; |crc_32|reset_n            ; |crc_32|reset_n            ; out              ;
; |crc_32|data_in[1]         ; |crc_32|data_in[1]         ; out              ;
; |crc_32|data_in[2]         ; |crc_32|data_in[2]         ; out              ;
; |crc_32|data_in[3]         ; |crc_32|data_in[3]         ; out              ;
; |crc_32|data_in[4]         ; |crc_32|data_in[4]         ; out              ;
; |crc_32|data_in[5]         ; |crc_32|data_in[5]         ; out              ;
; |crc_32|data_in[6]         ; |crc_32|data_in[6]         ; out              ;
; |crc_32|data_in[8]         ; |crc_32|data_in[8]         ; out              ;
; |crc_32|data_in[10]        ; |crc_32|data_in[10]        ; out              ;
; |crc_32|data_in[13]        ; |crc_32|data_in[13]        ; out              ;
; |crc_32|data_in[14]        ; |crc_32|data_in[14]        ; out              ;
; |crc_32|data_in[15]        ; |crc_32|data_in[15]        ; out              ;
; |crc_32|crc_out[0]         ; |crc_32|crc_out[0]         ; pin_out          ;
; |crc_32|crc_out[1]         ; |crc_32|crc_out[1]         ; pin_out          ;
; |crc_32|crc_out[2]         ; |crc_32|crc_out[2]         ; pin_out          ;
; |crc_32|crc_out[3]         ; |crc_32|crc_out[3]         ; pin_out          ;
; |crc_32|crc_out[4]         ; |crc_32|crc_out[4]         ; pin_out          ;
; |crc_32|crc_out[5]         ; |crc_32|crc_out[5]         ; pin_out          ;
; |crc_32|crc_out[6]         ; |crc_32|crc_out[6]         ; pin_out          ;
; |crc_32|crc_out[7]         ; |crc_32|crc_out[7]         ; pin_out          ;
; |crc_32|crc_out[8]         ; |crc_32|crc_out[8]         ; pin_out          ;
; |crc_32|crc_out[9]         ; |crc_32|crc_out[9]         ; pin_out          ;
; |crc_32|crc_out[10]        ; |crc_32|crc_out[10]        ; pin_out          ;
; |crc_32|crc_out[11]        ; |crc_32|crc_out[11]        ; pin_out          ;
; |crc_32|crc_out[12]        ; |crc_32|crc_out[12]        ; pin_out          ;
; |crc_32|crc_out[13]        ; |crc_32|crc_out[13]        ; pin_out          ;
; |crc_32|crc_out[14]        ; |crc_32|crc_out[14]        ; pin_out          ;
; |crc_32|crc_out[15]        ; |crc_32|crc_out[15]        ; pin_out          ;
; |crc_32|crc_out[16]        ; |crc_32|crc_out[16]        ; pin_out          ;
; |crc_32|crc_out[17]        ; |crc_32|crc_out[17]        ; pin_out          ;
; |crc_32|crc_out[18]        ; |crc_32|crc_out[18]        ; pin_out          ;
; |crc_32|crc_out[19]        ; |crc_32|crc_out[19]        ; pin_out          ;
; |crc_32|crc_out[20]        ; |crc_32|crc_out[20]        ; pin_out          ;
; |crc_32|crc_out[21]        ; |crc_32|crc_out[21]        ; pin_out          ;
; |crc_32|crc_out[22]        ; |crc_32|crc_out[22]        ; pin_out          ;
; |crc_32|crc_out[23]        ; |crc_32|crc_out[23]        ; pin_out          ;
; |crc_32|crc_out[24]        ; |crc_32|crc_out[24]        ; pin_out          ;
; |crc_32|crc_out[25]        ; |crc_32|crc_out[25]        ; pin_out          ;
; |crc_32|crc_out[26]        ; |crc_32|crc_out[26]        ; pin_out          ;
; |crc_32|crc_out[27]        ; |crc_32|crc_out[27]        ; pin_out          ;
; |crc_32|crc_out[28]        ; |crc_32|crc_out[28]        ; pin_out          ;
; |crc_32|crc_out[29]        ; |crc_32|crc_out[29]        ; pin_out          ;
; |crc_32|crc_out[30]        ; |crc_32|crc_out[30]        ; pin_out          ;
; |crc_32|crc_out[31]        ; |crc_32|crc_out[31]        ; pin_out          ;
+----------------------------+----------------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+----------------------------------------------------------------------+
; Missing 1-Value Coverage                                             ;
+-------------------------+-------------------------+------------------+
; Node Name               ; Output Port Name        ; Output Port Type ;
+-------------------------+-------------------------+------------------+
; |crc_32|data_in_reg[12] ; |crc_32|data_in_reg[12] ; out              ;
; |crc_32|data_in_reg[11] ; |crc_32|data_in_reg[11] ; out              ;
; |crc_32|data_in_reg[9]  ; |crc_32|data_in_reg[9]  ; out              ;
; |crc_32|data_in_reg[7]  ; |crc_32|data_in_reg[7]  ; out              ;
; |crc_32|data_in_reg[0]  ; |crc_32|data_in_reg[0]  ; out              ;
; |crc_32|data_in[0]      ; |crc_32|data_in[0]      ; out              ;
; |crc_32|data_in[7]      ; |crc_32|data_in[7]      ; out              ;
; |crc_32|data_in[9]      ; |crc_32|data_in[9]      ; out              ;
; |crc_32|data_in[11]     ; |crc_32|data_in[11]     ; out              ;
; |crc_32|data_in[12]     ; |crc_32|data_in[12]     ; out              ;
+-------------------------+-------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+----------------------------------------------------------------------+
; Missing 0-Value Coverage                                             ;
+-------------------------+-------------------------+------------------+
; Node Name               ; Output Port Name        ; Output Port Type ;
+-------------------------+-------------------------+------------------+
; |crc_32|data_in_reg[12] ; |crc_32|data_in_reg[12] ; out              ;
; |crc_32|data_in_reg[11] ; |crc_32|data_in_reg[11] ; out              ;
; |crc_32|data_in_reg[9]  ; |crc_32|data_in_reg[9]  ; out              ;
; |crc_32|data_in_reg[7]  ; |crc_32|data_in_reg[7]  ; out              ;
; |crc_32|data_in_reg[0]  ; |crc_32|data_in_reg[0]  ; out              ;
; |crc_32|data_in[0]      ; |crc_32|data_in[0]      ; out              ;
; |crc_32|data_in[7]      ; |crc_32|data_in[7]      ; out              ;
; |crc_32|data_in[9]      ; |crc_32|data_in[9]      ; out              ;
; |crc_32|data_in[11]     ; |crc_32|data_in[11]     ; out              ;
; |crc_32|data_in[12]     ; |crc_32|data_in[12]     ; out              ;
+-------------------------+-------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II Simulator
    Info: Version 5.1 Build 213 01/19/2006 Service Pack 1 SJ Full Version
    Info: Processing started: Fri Mar 03 15:21:29 2006
Info: Command: quartus_sim --read_settings_files=on --write_settings_files=off crc_32 -c crc_32
Info: Overwriting simulation input file with simulation results
Info: Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info: Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info: Simulation partitioned into 1 sub-simulations
Info: Simulation coverage is      96.77 %
Info: Number of transitions in simulation is 10705
Info: Quartus II Simulator was successful. 0 errors, 0 warnings
    Info: Processing ended: Fri Mar 03 15:21:29 2006
    Info: Elapsed time: 00:00:01