📄 i2c.tan.rpt
字号:
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk ; ; User Pin ; NONE ; 0.000 ns ; 0.000 ns ; NONE ; N/A ; N/A ; N/A ; ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk' ;
+-----------------------------------------+-----------------------------------------------------+------------------+-----------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period) ; From ; To ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+------------------+-----------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A ; 79.38 MHz ( period = 12.598 ns ) ; inner_state[1] ; sda_buf ; clk ; clk ; None ; None ; 11.889 ns ;
; N/A ; 80.38 MHz ( period = 12.441 ns ) ; inner_state[0] ; sda_buf ; clk ; clk ; None ; None ; 11.732 ns ;
; N/A ; 80.76 MHz ( period = 12.383 ns ) ; phase1 ; sda_buf ; clk ; clk ; None ; None ; 11.674 ns ;
; N/A ; 83.45 MHz ( period = 11.983 ns ) ; phase3 ; sda_buf ; clk ; clk ; None ; None ; 11.274 ns ;
; N/A ; 83.57 MHz ( period = 11.966 ns ) ; writeData_reg[2] ; sda_buf ; clk ; clk ; None ; None ; 11.257 ns ;
; N/A ; 85.20 MHz ( period = 11.737 ns ) ; inner_state[0] ; main_state[1] ; clk ; clk ; None ; None ; 11.028 ns ;
; N/A ; 86.18 MHz ( period = 11.603 ns ) ; sda_buf ; sda_buf ; clk ; clk ; None ; None ; 10.894 ns ;
; N/A ; 87.67 MHz ( period = 11.407 ns ) ; inner_state[0] ; link ; clk ; clk ; None ; None ; 10.698 ns ;
; N/A ; 88.28 MHz ( period = 11.328 ns ) ; inner_state[0] ; main_state[0] ; clk ; clk ; None ; None ; 10.619 ns ;
; N/A ; 89.82 MHz ( period = 11.133 ns ) ; inner_state[1] ; main_state[1] ; clk ; clk ; None ; None ; 10.424 ns ;
; N/A ; 90.19 MHz ( period = 11.088 ns ) ; inner_state[2] ; inner_state[0] ; clk ; clk ; None ; None ; 10.379 ns ;
; N/A ; 90.79 MHz ( period = 11.014 ns ) ; link ; link ; clk ; clk ; None ; None ; 10.305 ns ;
; N/A ; 90.82 MHz ( period = 11.011 ns ) ; inner_state[2] ; link ; clk ; clk ; None ; None ; 10.302 ns ;
; N/A ; 91.05 MHz ( period = 10.983 ns ) ; inner_state[2] ; main_state[1] ; clk ; clk ; None ; None ; 10.274 ns ;
; N/A ; 92.10 MHz ( period = 10.858 ns ) ; phase3 ; link ; clk ; clk ; None ; None ; 10.149 ns ;
; N/A ; 92.57 MHz ( period = 10.803 ns ) ; inner_state[1] ; link ; clk ; clk ; None ; None ; 10.094 ns ;
; N/A ; 92.76 MHz ( period = 10.781 ns ) ; phase1 ; link ; clk ; clk ; None ; None ; 10.072 ns ;
; N/A ; 93.18 MHz ( period = 10.732 ns ) ; cnt_delay[4] ; main_state[1] ; clk ; clk ; None ; None ; 10.023 ns ;
; N/A ; 93.25 MHz ( period = 10.724 ns ) ; inner_state[1] ; main_state[0] ; clk ; clk ; None ; None ; 10.015 ns ;
; N/A ; 93.69 MHz ( period = 10.673 ns ) ; inner_state[3] ; link ; clk ; clk ; None ; None ; 9.964 ns ;
; N/A ; 93.72 MHz ( period = 10.670 ns ) ; inner_state[0] ; i2c_state[0] ; clk ; clk ; None ; None ; 9.961 ns ;
; N/A ; 93.73 MHz ( period = 10.669 ns ) ; inner_state[0] ; i2c_state[2] ; clk ; clk ; None ; None ; 9.960 ns ;
; N/A ; 94.40 MHz ( period = 10.593 ns ) ; inner_state[1] ; inner_state[0] ; clk ; clk ; None ; None ; 9.884 ns ;
; N/A ; 94.46 MHz ( period = 10.587 ns ) ; cnt_delay[3] ; main_state[1] ; clk ; clk ; None ; None ; 9.878 ns ;
; N/A ; 94.57 MHz ( period = 10.574 ns ) ; inner_state[2] ; main_state[0] ; clk ; clk ; None ; None ; 9.865 ns ;
; N/A ; 94.70 MHz ( period = 10.560 ns ) ; inner_state[3] ; main_state[1] ; clk ; clk ; None ; None ; 9.851 ns ;
; N/A ; 94.89 MHz ( period = 10.539 ns ) ; phase3 ; main_state[1] ; clk ; clk ; None ; None ; 9.830 ns ;
; N/A ; 95.24 MHz ( period = 10.500 ns ) ; cnt_delay[7] ; main_state[1] ; clk ; clk ; None ; None ; 9.791 ns ;
; N/A ; 95.66 MHz ( period = 10.454 ns ) ; inner_state[2] ; sda_buf ; clk ; clk ; None ; None ; 9.745 ns ;
; N/A ; 95.79 MHz ( period = 10.440 ns ) ; phase0 ; sda_buf ; clk ; clk ; None ; None ; 9.731 ns ;
; N/A ; 96.54 MHz ( period = 10.358 ns ) ; phase3 ; inner_state[2] ; clk ; clk ; None ; None ; 9.649 ns ;
; N/A ; 96.87 MHz ( period = 10.323 ns ) ; cnt_delay[4] ; main_state[0] ; clk ; clk ; None ; None ; 9.614 ns ;
; N/A ; 97.67 MHz ( period = 10.239 ns ) ; i2c_state[2] ; inner_state[1] ; clk ; clk ; None ; None ; 9.530 ns ;
; N/A ; 97.67 MHz ( period = 10.239 ns ) ; i2c_state[2] ; inner_state[2] ; clk ; clk ; None ; None ; 9.530 ns ;
; N/A ; 97.98 MHz ( period = 10.206 ns ) ; cnt_delay[15] ; main_state[1] ; clk ; clk ; None ; None ; 9.497 ns ;
; N/A ; 98.25 MHz ( period = 10.178 ns ) ; cnt_delay[3] ; main_state[0] ; clk ; clk ; None ; None ; 9.469 ns ;
; N/A ; 98.34 MHz ( period = 10.169 ns ) ; i2c_state[2] ; main_state[1] ; clk ; clk ; None ; None ; 9.460 ns ;
; N/A ; 98.44 MHz ( period = 10.158 ns ) ; writeData_reg[3] ; sda_buf ; clk ; clk ; None ; None ; 9.449 ns ;
; N/A ; 98.51 MHz ( period = 10.151 ns ) ; inner_state[3] ; main_state[0] ; clk ; clk ; None ; None ; 9.442 ns ;
; N/A ; 98.67 MHz ( period = 10.135 ns ) ; phase1 ; main_state[1] ; clk ; clk ; None ; None ; 9.426 ns ;
; N/A ; 98.72 MHz ( period = 10.130 ns ) ; phase3 ; main_state[0] ; clk ; clk ; None ; None ; 9.421 ns ;
; N/A ; 99.10 MHz ( period = 10.091 ns ) ; cnt_delay[7] ; main_state[0] ; clk ; clk ; None ; None ; 9.382 ns ;
; N/A ; 99.34 MHz ( period = 10.066 ns ) ; inner_state[1] ; i2c_state[0] ; clk ; clk ; None ; None ; 9.357 ns ;
; N/A ; 99.34 MHz ( period = 10.066 ns ) ; inner_state[2] ; inner_state[2] ; clk ; clk ; None ; None ; 9.357 ns ;
; N/A ; 99.35 MHz ( period = 10.065 ns ) ; inner_state[1] ; i2c_state[2] ; clk ; clk ; None ; None ; 9.356 ns ;
; N/A ; 99.54 MHz ( period = 10.046 ns ) ; cnt_delay[2] ; main_state[1] ; clk ; clk ; None ; None ; 9.337 ns ;
; N/A ; 99.83 MHz ( period = 10.017 ns ) ; phase1 ; inner_state[0] ; clk ; clk ; None ; None ; 9.308 ns ;
; N/A ; 99.87 MHz ( period = 10.013 ns ) ; i2c_state[0] ; inner_state[1] ; clk ; clk ; None ; None ; 9.304 ns ;
; N/A ; 99.87 MHz ( period = 10.013 ns ) ; i2c_state[0] ; inner_state[2] ; clk ; clk ; None ; None ; 9.304 ns ;
; N/A ; 100.50 MHz ( period = 9.950 ns ) ; inner_state[0] ; inner_state[2] ; clk ; clk ; None ; None ; 9.241 ns ;
; N/A ; 100.85 MHz ( period = 9.916 ns ) ; inner_state[2] ; i2c_state[0] ; clk ; clk ; None ; None ; 9.207 ns ;
; N/A ; 100.86 MHz ( period = 9.915 ns ) ; inner_state[2] ; i2c_state[2] ; clk ; clk ; None ; None ; 9.206 ns ;
; N/A ; 101.07 MHz ( period = 9.894 ns ) ; cnt_delay[16] ; main_state[1] ; clk ; clk ; None ; None ; 9.185 ns ;
; N/A ; 101.21 MHz ( period = 9.880 ns ) ; inner_state[1] ; inner_state[2] ; clk ; clk ; None ; None ; 9.171 ns ;
; N/A ; 101.48 MHz ( period = 9.854 ns ) ; cnt_delay[10] ; main_state[1] ; clk ; clk ; None ; None ; 9.145 ns ;
; N/A ; 101.93 MHz ( period = 9.811 ns ) ; i2c_state[2] ; link ; clk ; clk ; None ; None ; 9.102 ns ;
; N/A ; 102.04 MHz ( period = 9.800 ns ) ; inner_state[0] ; inner_state[0] ; clk ; clk ; None ; None ; 9.091 ns ;
; N/A ; 102.07 MHz ( period = 9.797 ns ) ; cnt_delay[15] ; main_state[0] ; clk ; clk ; None ; None ; 9.088 ns ;
; N/A ; 102.27 MHz ( period = 9.778 ns ) ; inner_state[1] ; readData_reg[6] ; clk ; clk ; None ; None ; 9.069 ns ;
; N/A ; 102.27 MHz ( period = 9.778 ns ) ; inner_state[1] ; readData_reg[4] ; clk ; clk ; None ; None ; 9.069 ns ;
; N/A ; 102.27 MHz ( period = 9.778 ns ) ; inner_state[1] ; readData_reg[5] ; clk ; clk ; None ; None ; 9.069 ns ;
; N/A ; 102.46 MHz ( period = 9.760 ns ) ; i2c_state[2] ; main_state[0] ; clk ; clk ; None ; None ; 9.051 ns ;
; N/A ; 102.82 MHz ( period = 9.726 ns ) ; phase1 ; main_state[0] ; clk ; clk ; None ; None ; 9.017 ns ;
; N/A ; 102.88 MHz ( period = 9.720 ns ) ; i2c_state[0] ; main_state[1] ; clk ; clk ; None ; None ; 9.011 ns ;
; N/A ; 103.20 MHz ( period = 9.690 ns ) ; phase3 ; inner_state[0] ; clk ; clk ; None ; None ; 8.981 ns ;
; N/A ; 103.61 MHz ( period = 9.652 ns ) ; i2c_state[2] ; readData_reg[6] ; clk ; clk ; None ; None ; 8.943 ns ;
; N/A ; 103.61 MHz ( period = 9.652 ns ) ; i2c_state[2] ; readData_reg[4] ; clk ; clk ; None ; None ; 8.943 ns ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -