hour_set.vhd

来自「FPGA设计的时钟！很特别」· VHDL 代码 · 共 10 行

--************************************************************************--
--时位设置程序
--说明:通过按键输入，来实现设置时位到所期望的数值
--************************************************************************--

library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity hour_set is
	port ( rst : in std_logic;		--复位键，高电平有