chuli.v

来自「在ise下设计的蝶形变换程序」· Verilog 代码 · 共 26 行

`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date:    22:01:20 11/21/2006 
// Design Name: 
// Module Name:    chuli 
// Project Name: 
// Target Devices: 
// Tool versions: 
// Description: 
//
// Dependencies: 
//
// Revision: 
// Revision 0.01 - File Created
// Additional Comments: 
//
//////////////////////////////////////////////////////////////////////////////////
module chuli(shu_in, shu_out);
    input [10:0] shu_in;
    output [9:0] shu_out;
    assign shu_out=shu_in[9:2];
endmodule