📄 tom08.tan.rpt
字号:
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk' ;
+-------+------------------------------------------------+-----------+-----------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period) ; From ; To ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-------+------------------------------------------------+-----------+-----------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A ; 196.50 MHz ( period = 5.089 ns ) ; LLCadd[0] ; LLCadd[2] ; clk ; clk ; None ; None ; 2.732 ns ;
; N/A ; 196.70 MHz ( period = 5.084 ns ) ; clkadd[1] ; clkadd[2] ; clk ; clk ; None ; None ; 2.727 ns ;
; N/A ; 203.00 MHz ( period = 4.926 ns ) ; clkadd[0] ; clkadd[2] ; clk ; clk ; None ; None ; 2.569 ns ;
; N/A ; 204.00 MHz ( period = 4.902 ns ) ; LLCadd[1] ; LLCadd[2] ; clk ; clk ; None ; None ; 2.545 ns ;
; N/A ; 229.15 MHz ( period = 4.364 ns ) ; clkadd[1] ; address[1]~reg0 ; clk ; clk ; None ; None ; 2.006 ns ;
; N/A ; 230.47 MHz ( period = 4.339 ns ) ; clkadd[0] ; clkadd[1] ; clk ; clk ; None ; None ; 1.982 ns ;
; N/A ; 230.63 MHz ( period = 4.336 ns ) ; LLCadd[0] ; LLCadd[1] ; clk ; clk ; None ; None ; 1.979 ns ;
; N/A ; 263.50 MHz ( period = 3.795 ns ) ; clkadd[0] ; address[0]~reg0 ; clk ; clk ; None ; None ; 1.438 ns ;
; N/A ; 266.88 MHz ( period = 3.747 ns ) ; LLCadd[0] ; address~2 ; clk ; clk ; None ; None ; 1.391 ns ;
; N/A ; 267.52 MHz ( period = 3.738 ns ) ; LLCadd[2] ; address~0 ; clk ; clk ; None ; None ; 1.382 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; LLCadd[1] ; address~1 ; clk ; clk ; None ; None ; 1.045 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; LLCadd[1] ; LLCadd[1] ; clk ; clk ; None ; None ; 1.029 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; LLCadd[2] ; LLCadd[2] ; clk ; clk ; None ; None ; 1.014 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; LLCadd[0] ; LLCadd[0] ; clk ; clk ; None ; None ; 0.851 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; clkadd[0] ; clkadd[0] ; clk ; clk ; None ; None ; 0.848 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; clkadd[2] ; address[2]~reg0 ; clk ; clk ; None ; None ; 0.841 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; clkadd[2] ; clkadd[2] ; clk ; clk ; None ; None ; 0.837 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; clkadd[1] ; clkadd[1] ; clk ; clk ; None ; None ; 0.836 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; state.s0 ; state.s1 ; clk ; clk ; None ; None ; 1.290 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; state.s0 ; state.s2 ; clk ; clk ; None ; None ; 1.288 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; state.s0 ; state.s0 ; clk ; clk ; None ; None ; 1.284 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; state.s1 ; state.s1 ; clk ; clk ; None ; None ; 1.271 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; state.s2 ; state.s2 ; clk ; clk ; None ; None ; 1.106 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; state.s2 ; clkadd[1] ; clk ; clk ; None ; None ; 3.243 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; state.s1 ; LLCadd[2] ; clk ; clk ; None ; None ; 3.229 ns ;
+-------+------------------------------------------------+-----------+-----------------+------------+----------+-----------------------------+---------------------------+-------------------------+
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clk' ;
+------------------------------------------+-----------+-----------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack ; From ; To ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-----------+-----------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; state.s1 ; LLCadd[0] ; clk ; clk ; None ; None ; 2.245 ns ;
; Not operational: Clock Skew > Data Delay ; state.s2 ; clkadd[0] ; clk ; clk ; None ; None ; 2.248 ns ;
; Not operational: Clock Skew > Data Delay ; state.s1 ; LLCadd[1] ; clk ; clk ; None ; None ; 2.964 ns ;
; Not operational: Clock Skew > Data Delay ; state.s2 ; clkadd[2] ; clk ; clk ; None ; None ; 3.036 ns ;
; Not operational: Clock Skew > Data Delay ; state.s1 ; LLCadd[2] ; clk ; clk ; None ; None ; 3.229 ns ;
; Not operational: Clock Skew > Data Delay ; state.s2 ; clkadd[1] ; clk ; clk ; None ; None ; 3.243 ns ;
; Not operational: Clock Skew > Data Delay ; clkadd[1] ; clkadd[1] ; clk ; clk ; None ; None ; 0.836 ns ;
; Not operational: Clock Skew > Data Delay ; clkadd[2] ; clkadd[2] ; clk ; clk ; None ; None ; 0.837 ns ;
; Not operational: Clock Skew > Data Delay ; clkadd[2] ; address[2]~reg0 ; clk ; clk ; None ; None ; 0.841 ns ;
; Not operational: Clock Skew > Data Delay ; clkadd[0] ; clkadd[0] ; clk ; clk ; None ; None ; 0.848 ns ;
; Not operational: Clock Skew > Data Delay ; LLCadd[0] ; LLCadd[0] ; clk ; clk ; None ; None ; 0.851 ns ;
; Not operational: Clock Skew > Data Delay ; LLCadd[2] ; LLCadd[2] ; clk ; clk ; None ; None ; 1.014 ns ;
; Not operational: Clock Skew > Data Delay ; LLCadd[1] ; LLCadd[1] ; clk ; clk ; None ; None ; 1.029 ns ;
; Not operational: Clock Skew > Data Delay ; LLCadd[1] ; address~1 ; clk ; clk ; None ; None ; 1.045 ns ;
; Not operational: Clock Skew > Data Delay ; LLCadd[2] ; address~0 ; clk ; clk ; None ; None ; 1.382 ns ;
; Not operational: Clock Skew > Data Delay ; LLCadd[0] ; address~2 ; clk ; clk ; None ; None ; 1.391 ns ;
; Not operational: Clock Skew > Data Delay ; clkadd[0] ; address[0]~reg0 ; clk ; clk ; None ; None ; 1.438 ns ;
+------------------------------------------+-----------+-----------------+------------+----------+----------------------------+----------------------------+--------------------------+
+-------------------------------------------------------------------------+
; tsu ;
+-------+--------------+------------+---------------+----------+----------+
; Slack ; Required tsu ; Actual tsu ; From ; To ; To Clock ;
+-------+--------------+------------+---------------+----------+----------+
; N/A ; None ; 4.680 ns ; startbutton ; state.s1 ; clk ;
; N/A ; None ; 4.589 ns ; startbutton ; state.s2 ; clk ;
; N/A ; None ; 4.587 ns ; startbutton ; state.s0 ; clk ;
; N/A ; None ; 4.396 ns ; displaybutton ; state.s1 ; clk ;
; N/A ; None ; 4.394 ns ; displaybutton ; state.s2 ; clk ;
; N/A ; None ; 4.393 ns ; displaybutton ; state.s0 ; clk ;
+-------+--------------+------------+---------------+----------+----------+
+-------------------------------------------------------------------------------+
; tco ;
+-------+--------------+------------+-----------------+------------+------------+
; Slack ; Required tco ; Actual tco ; From ; To ; From Clock ;
+-------+--------------+------------+-----------------+------------+------------+
; N/A ; None ; 13.388 ns ; address[1]~reg0 ; address[1] ; clk ;
; N/A ; None ; 13.295 ns ; address[2]~reg0 ; address[2] ; clk ;
; N/A ; None ; 13.287 ns ; address[0]~reg0 ; address[0] ; clk ;
; N/A ; None ; 12.868 ns ; address[1]~reg0 ; address[1] ; LLC ;
; N/A ; None ; 12.775 ns ; address[2]~reg0 ; address[2] ; LLC ;
; N/A ; None ; 12.767 ns ; address[0]~reg0 ; address[0] ; LLC ;
; N/A ; None ; 12.320 ns ; WE~reg0 ; WE ; clk ;
; N/A ; None ; 12.318 ns ; OE~reg0 ; OE ; clk ;
; N/A ; None ; 11.800 ns ; WE~reg0 ; WE ; LLC ;
; N/A ; None ; 11.798 ns ; OE~reg0 ; OE ; LLC ;
+-------+--------------+------------+-----------------+------------+------------+
+-------------------------------------------------------------------------------+
; th ;
+---------------+-------------+-----------+---------------+----------+----------+
; Minimum Slack ; Required th ; Actual th ; From ; To ; To Clock ;
+---------------+-------------+-----------+---------------+----------+----------+
; N/A ; None ; -4.341 ns ; displaybutton ; state.s0 ; clk ;
; N/A ; None ; -4.342 ns ; displaybutton ; state.s2 ; clk ;
; N/A ; None ; -4.344 ns ; displaybutton ; state.s1 ; clk ;
; N/A ; None ; -4.535 ns ; startbutton ; state.s0 ; clk ;
; N/A ; None ; -4.537 ns ; startbutton ; state.s2 ; clk ;
; N/A ; None ; -4.628 ns ; startbutton ; state.s1 ; clk ;
+---------------+-------------+-----------+---------------+----------+----------+
+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Timing Analyzer
Info: Version 5.0 Build 171 11/03/2005 Service Pack 2 SJ Full Version
Info: Processing started: Sun Apr 29 17:18:22 2007
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off tom08 -c tom08 --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
Info: Assuming node "LLC" is an undefined clock
Info: Assuming node "clk" is an undefined clock
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -