📄 lcdmddr.fit.rpt
字号:
; |lpm_counter:cntm_rtl_0| ; 9 (0) ; 9 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 9 (0) ; 9 (0) ; |lcdmddr|lcdmpddr:inst|lpm_counter:cntm_rtl_0 ;
; |cntr_sv7:auto_generated| ; 9 (9) ; 9 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 9 (9) ; 9 (9) ; |lcdmddr|lcdmpddr:inst|lpm_counter:cntm_rtl_0|cntr_sv7:auto_generated ;
; |lpm_counter:scount_rtl_1| ; 22 (0) ; 22 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 22 (0) ; 22 (0) ; |lcdmddr|lcdmpddr:inst|lpm_counter:scount_rtl_1 ;
; |cntr_lc7:auto_generated| ; 22 (22) ; 22 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 22 (22) ; 22 (22) ; |lcdmddr|lcdmpddr:inst|lpm_counter:scount_rtl_1|cntr_lc7:auto_generated ;
; |pprom6x8:inst2| ; 0 (0) ; 0 ; 2304 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |lcdmddr|pprom6x8:inst2 ;
; |altsyncram:altsyncram_component| ; 0 (0) ; 0 ; 2304 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |lcdmddr|pprom6x8:inst2|altsyncram:altsyncram_component ;
; |altsyncram_gkq:auto_generated| ; 0 (0) ; 0 ; 2304 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |lcdmddr|pprom6x8:inst2|altsyncram:altsyncram_component|altsyncram_gkq:auto_generated ;
+------------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+---------------------------------------------------------------------------------------+
+----------------------------------------------------------------------------------+
; Delay Chain Summary ;
+---------+----------+---------------+---------------+-----------------------+-----+
; Name ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------+----------+---------------+---------------+-----------------------+-----+
; clear ; Input ; ON ; ON ; -- ; -- ;
; sel[1] ; Input ; OFF ; OFF ; -- ; -- ;
; sel[0] ; Input ; OFF ; OFF ; -- ; -- ;
; sclk ; Input ; OFF ; OFF ; -- ; -- ;
; start ; Input ; OFF ; ON ; -- ; -- ;
; lcden ; Output ; -- ; -- ; -- ; -- ;
; lcdr/w ; Output ; -- ; -- ; -- ; -- ;
; lcdd/i ; Output ; -- ; -- ; -- ; -- ;
; lcdd[7] ; Output ; -- ; -- ; -- ; -- ;
; lcdd[6] ; Output ; -- ; -- ; -- ; -- ;
; lcdd[5] ; Output ; -- ; -- ; -- ; -- ;
; lcdd[4] ; Output ; -- ; -- ; -- ; -- ;
; lcdd[3] ; Output ; -- ; -- ; -- ; -- ;
; lcdd[2] ; Output ; -- ; -- ; -- ; -- ;
; lcdd[1] ; Output ; -- ; -- ; -- ; -- ;
; lcdd[0] ; Output ; -- ; -- ; -- ; -- ;
+---------+----------+---------------+---------------+-----------------------+-----+
+---------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout ;
+---------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------------+-------------------+---------+
; clear ; ; ;
; - lcdmpddr:inst|en ; 0 ; ON ;
; - lcdmpddr:inst|r_w ; 0 ; ON ;
; - lcdmpddr:inst|lpm_counter:cntm_rtl_0|cntr_sv7:auto_generated|counter_cella6 ; 0 ; ON ;
; - lcdmpddr:inst|lpm_counter:cntm_rtl_0|cntr_sv7:auto_generated|counter_cella4 ; 0 ; ON ;
; - lcdmpddr:inst|lpm_counter:cntm_rtl_0|cntr_sv7:auto_generated|counter_cella5 ; 0 ; ON ;
; - lcdmpddr:inst|lpm_counter:cntm_rtl_0|cntr_sv7:auto_generated|counter_cella3 ; 0 ; ON ;
; - lcdmpddr:inst|lpm_counter:cntm_rtl_0|cntr_sv7:auto_generated|counter_cella2 ; 0 ; ON ;
; - lcdmpddr:inst|lpm_counter:cntm_rtl_0|cntr_sv7:auto_generated|counter_cella7 ; 0 ; ON ;
; - lcdmpddr:inst|lpm_counter:cntm_rtl_0|cntr_sv7:auto_generated|counter_cella8 ; 0 ; ON ;
; - lcdmpddr:inst|lpm_counter:cntm_rtl_0|cntr_sv7:auto_generated|counter_cella0 ; 0 ; ON ;
; - lcdmpddr:inst|lpm_counter:cntm_rtl_0|cntr_sv7:auto_generated|counter_cella1 ; 0 ; ON ;
; - lcdmpddr:inst|lpm_counter:scount_rtl_1|cntr_lc7:auto_generated|counter_cella15 ; 0 ; ON ;
; - lcdmpddr:inst|stks[2] ; 0 ; ON ;
; - lcdmpddr:inst|stks~250 ; 0 ; ON ;
; - lcdmpddr:inst|lpm_counter:scount_rtl_1|cntr_lc7:auto_generated|counter_cella20 ; 0 ; ON ;
; - lcdmpddr:inst|lpm_counter:scount_rtl_1|cntr_lc7:auto_generated|counter_cella19 ; 0 ; ON ;
; - lcdmpddr:inst|lpm_counter:scount_rtl_1|cntr_lc7:auto_generated|counter_cella18 ; 0 ; ON ;
; - lcdmpddr:inst|lpm_counter:scount_rtl_1|cntr_lc7:auto_generated|counter_cella21 ; 0 ; ON ;
; - lcdmpddr:inst|lpm_counter:scount_rtl_1|cntr_lc7:auto_generated|counter_cella14 ; 0 ; ON ;
; - lcdmpddr:inst|ssk[0] ; 0 ; ON ;
; - lcdmpddr:inst|lpm_counter:scount_rtl_1|cntr_lc7:auto_generated|counter_cella17 ; 0 ; ON ;
; - lcdmpddr:inst|lpm_counter:scount_rtl_1|cntr_lc7:auto_generated|counter_cella13 ; 0 ; ON ;
; - lcdmpddr:inst|dbnc ; 0 ; ON ;
; - lcdmpddr:inst|ssk[1] ; 0 ; ON ;
; - lcdmpddr:inst|lpm_counter:scount_rtl_1|cntr_lc7:auto_generated|counter_cella16 ; 0 ; ON ;
; - lcdmpddr:inst|lpm_counter:scount_rtl_1|cntr_lc7:auto_generated|counter_cella12 ; 0 ; ON ;
; - lcdmpddr:inst|lpm_counter:scount_rtl_1|cntr_lc7:auto_generated|counter_cella11 ; 0 ; ON ;
; - lcdmpddr:inst|lpm_counter:scount_rtl_1|cntr_lc7:auto_generated|counter_cella10 ; 0 ; ON ;
; - lcdmpddr:inst|lpm_counter:scount_rtl_1|cntr_lc7:auto_generated|counter_cella9 ; 0 ; ON ;
; - lcdmpddr:inst|lpm_counter:scount_rtl_1|cntr_lc7:auto_generated|counter_cella8 ; 0 ; ON ;
; - lcdmpddr:inst|lpm_counter:scount_rtl_1|cntr_lc7:auto_generated|counter_cella7 ; 0 ; ON ;
; - lcdmpddr:inst|lpm_counter:scount_rtl_1|cntr_lc7:auto_generated|counter_cella6 ; 0 ; ON ;
; - lcdmpddr:inst|lpm_counter:scount_rtl_1|cntr_lc7:auto_generated|counter_cella5 ; 0 ; ON ;
; - lcdmpddr:inst|lpm_counter:scount_rtl_1|cntr_lc7:auto_generated|counter_cella4 ; 0 ; ON ;
; - lcdmpddr:inst|lpm_counter:scount_rtl_1|cntr_lc7:auto_generated|counter_cella3 ; 0 ; ON ;
; - lcdmpddr:inst|lpm_counter:scount_rtl_1|cntr_lc7:auto_generated|counter_cella2 ; 0 ; ON ;
; - lcdmpddr:inst|lpm_counter:scount_rtl_1|cntr_lc7:auto_generated|counter_cella1 ; 0 ; ON ;
; - lcdmpddr:inst|lpm_counter:scount_rtl_1|cntr_lc7:auto_generated|counter_cella0 ; 0 ; ON ;
; sel[1] ; ; ;
; - lcdmpddr:inst|clkm~0 ; 1 ; OFF ;
; - lcdmpddr:inst|clkm~1 ; 1 ; OFF ;
; sel[0] ; ; ;
; - lcdmpddr:inst|clkm~0 ; 0 ; OFF ;
; sclk ; ; ;
; start ; ; ;
; - lcdmpddr:inst|dbnc ; 1 ; ON ;
+---------------------------------------------------------------------------------------+-------------------+---------+
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals ;
+---------------------------------------------------------------------------+--------------+---------+---------------------------+--------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Usage ; Global ; Global Resource Used ; Global Line Name ;
+---------------------------------------------------------------------------+--------------+---------+---------------------------+--------+----------------------+------------------+
; clear ; PIN_16 ; 38 ; Clock enable, Sync. clear ; no ; -- ; -- ;
; lcdmpddr:inst|clkm~1 ; LC_X8_Y15_N7 ; 10 ; Clock ; yes ; Global clock ; GCLK1 ;
; lcdmpddr:inst|cntp[2] ; LC_X31_Y8_N3 ; 14 ; Sync. load ; no ; -- ; -- ;
; lcdmpddr:inst|cntp[2]~0 ; LC_X32_Y8_N6 ; 1 ; Clock enable ; no ; -- ; -- ;
; lcdmpddr:inst|lpm_counter:scount_rtl_1|cntr_lc7:auto_generated|safe_q[15] ; LC_X8_Y16_N9 ; 22 ; Clock ; yes ; Global clock ; GCLK3 ;
; lcdmpddr:inst|process3~0 ; LC_X32_Y8_N8 ; 2 ; Clock enable ; no ; -- ; -- ;
; sclk ; PIN_28 ; 23 ; Clock ; yes ; Global clock ; GCLK2 ;
+---------------------------------------------------------------------------+--------------+---------+---------------------------+--------+----------------------+------------------+
+----------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals ;
+---------------------------------------------------------------------------+--------------+---------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+---------------------------------------------------------------------------+--------------+---------+----------------------+------------------+
; lcdmpddr:inst|clkm~1 ; LC_X8_Y15_N7 ; 10 ; Global clock ; GCLK1 ;
; lcdmpddr:inst|lpm_counter:scount_rtl_1|cntr_lc7:auto_generated|safe_q[15] ; LC_X8_Y16_N9 ; 22 ; Global clock ; GCLK3 ;
; sclk ; PIN_28 ; 23 ; Global clock ; GCLK2 ;
+---------------------------------------------------------------------------+--------------+---------+----------------------+------------------+
+-----------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals ;
+-------------------------------------------------------------------------------------+---------+
; Name ⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -