📄 lcdmddr.fit.rpt
字号:
; Reserve all unused pins ; As input tri-stated ;
; Base pin-out file on sameframe device ; Off ;
+----------------------------------------------+---------------------+
+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in F:/KH-310&& CiC-310/KH-310/实验程序/EP1C12/08 lcdmddr/lcdmddr.fit.eqn.
+----------------+
; Floorplan View ;
+----------------+
Floorplan report data cannot be output to ASCII.
Please use Quartus II to view the floorplan report data.
+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in F:/KH-310&& CiC-310/KH-310/实验程序/EP1C12/08 lcdmddr/lcdmddr.pin.
+------------------------------------------------------------+
; Fitter Resource Usage Summary ;
+--------------------------------+---------------------------+
; Resource ; Usage ;
+--------------------------------+---------------------------+
; Logic cells ; 87 / 12,060 ( < 1 % ) ;
; Registers ; 52 / 12,567 ( < 1 % ) ;
; Total LABs ; 10 / 1,206 ( < 1 % ) ;
; Logic elements in carry chains ; 31 ;
; User inserted logic cells ; 0 ;
; Virtual pins ; 0 ;
; I/O pins ; 16 / 173 ( 9 % ) ;
; -- Clock pins ; 1 / 2 ( 50 % ) ;
; Global signals ; 3 ;
; M4Ks ; 1 / 52 ( 1 % ) ;
; Total memory bits ; 2,304 / 239,616 ( < 1 % ) ;
; Total RAM block bits ; 4,608 / 239,616 ( 1 % ) ;
; Global clocks ; 3 / 8 ( 37 % ) ;
; Maximum fan-out node ; clear ;
; Maximum fan-out ; 38 ;
; Total fan-out ; 381 ;
; Average fan-out ; 3.66 ;
+--------------------------------+---------------------------+
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clear ; 16 ; 1 ; 0 ; 22 ; 2 ; 38 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; sclk ; 28 ; 1 ; 0 ; 15 ; 2 ; 23 ; 0 ; yes ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; sel[0] ; 14 ; 1 ; 0 ; 22 ; 0 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; sel[1] ; 13 ; 1 ; 0 ; 23 ; 2 ; 2 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; start ; 15 ; 1 ; 0 ; 22 ; 1 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+
; lcdd/i ; 108 ; 4 ; 46 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; lcdd[0] ; 95 ; 4 ; 28 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; lcdd[1] ; 98 ; 4 ; 30 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; lcdd[2] ; 99 ; 4 ; 32 ; 0 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; lcdd[3] ; 100 ; 4 ; 32 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; lcdd[4] ; 101 ; 4 ; 32 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; lcdd[5] ; 104 ; 4 ; 42 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; lcdd[6] ; 105 ; 4 ; 44 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; lcdd[7] ; 106 ; 4 ; 44 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; lcden ; 113 ; 4 ; 48 ; 0 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; lcdr/w ; 107 ; 4 ; 46 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+
+------------------------------------------------------------+
; I/O Bank Usage ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1 ; 5 / 44 ( 11 % ) ; 3.3V ; -- ;
; 2 ; 0 / 42 ( 0 % ) ; 3.3V ; -- ;
; 3 ; 0 / 45 ( 0 % ) ; 3.3V ; -- ;
; 4 ; 11 / 42 ( 26 % ) ; 3.3V ; -- ;
+----------+------------------+---------------+--------------+
+--------------------------------------------------------------------------------------------------------------------+
; All Package Pins ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir. ; I/O Standard ; Voltage ; I/O Type ; User Assignment ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+
; 1 ; 0 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ;
; 2 ; 1 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ;
; 3 ; 2 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ;
; 4 ; 3 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ;
; 5 ; 4 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ;
; 6 ; 5 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ;
; 7 ; 6 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ;
; 8 ; 7 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ;
; 9 ; ; 1 ; VCCIO1 ; power ; ; 3.3V ; -- ; ;
; 10 ; ; 1 ; GND ; gnd ; ; ; -- ; ;
; 11 ; 8 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ;
; 12 ; 9 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ;
; 13 ; 10 ; 1 ; sel[1] ; input ; LVTTL ; ; Row I/O ; Y ;
; 14 ; 11 ; 1 ; sel[0] ; input ; LVTTL ; ; Row I/O ; Y ;
; 15 ; 12 ; 1 ; start ; input ; LVTTL ; ; Row I/O ; Y ;
; 16 ; 13 ; 1 ; clear ; input ; LVTTL ; ; Row I/O ; Y ;
; 17 ; 14 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ;
; 18 ; 15 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ;
; 19 ; 16 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ;
; 20 ; 17 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ;
; 21 ; 18 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ;
; 22 ; ; 1 ; VCCIO1 ; power ; ; 3.3V ; -- ; ;
; 23 ; 28 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ;
; 24 ; 29 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ;
; 25 ; 30 ; 1 ; ^DATA0 ; input ; ; ; -- ; ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -