lcdmpddr.fit.rpt

128×64单色点阵LCD的quartus工程文件

; 228      ; 253        ; 2        ; r_w            ; output ; LVTTL        ;         ; Column I/O ; N               ;
; 229      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ;
; 230      ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; 231      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ;
; 232      ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; 233      ; 254        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 234      ; 255        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 235      ; 256        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 236      ; 257        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 237      ; 258        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 238      ; 259        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 239      ; 260        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 240      ; 261        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+


+------------------------------------------------------------------+
; Output Pin Load For Reported TCO                                 ;
+---------------------+-------+------------------------------------+
; I/O Standard        ; Load  ; Termination Resistance             ;
+---------------------+-------+------------------------------------+
; LVTTL               ; 10 pF ; Not Available                      ;
; LVCMOS              ; 10 pF ; Not Available                      ;
; 2.5 V               ; 10 pF ; Not Available                      ;
; 1.8 V               ; 10 pF ; Not Available                      ;
; 1.5 V               ; 10 pF ; Not Available                      ;
; SSTL-3 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 30 pF ; (See SSTL-2)                       ;
; 3.3-V PCI           ; 10 pF ; 25 Ohm                             ;
; LVDS                ; 4 pF  ; 100 Ohm                            ;
; RSDS                ; 0 pF  ; 100 Ohm                            ;
+---------------------+-------+------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                 ;
+---------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+------------------------------------------------------------+
; Compilation Hierarchy Node      ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Full Hierarchy Name                                        ;
+---------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+------------------------------------------------------------+
; |lcdmpddr                       ; 97 (66)     ; 60           ; 0           ; 45   ; 0            ; 37 (37)      ; 2 (2)             ; 58 (27)          ; 31 (0)          ; |lcdmpddr                                                  ;
;    |lpm_counter:cntm_rtl_0|     ; 9 (0)       ; 9            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; 9 (0)           ; |lcdmpddr|lpm_counter:cntm_rtl_0                           ;
;       |cntr_sv7:auto_generated| ; 9 (9)       ; 9            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; |lcdmpddr|lpm_counter:cntm_rtl_0|cntr_sv7:auto_generated   ;
;    |lpm_counter:scount_rtl_1|   ; 22 (0)      ; 22           ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (0)           ; 22 (0)          ; |lcdmpddr|lpm_counter:scount_rtl_1                         ;
;       |cntr_lc7:auto_generated| ; 22 (22)     ; 22           ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (22)          ; 22 (22)         ; |lcdmpddr|lpm_counter:scount_rtl_1|cntr_lc7:auto_generated ;
+---------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                   ;
+--------------+----------+---------------+---------------+-----------------------+-----+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+--------------+----------+---------------+---------------+-----------------------+-----+
; clear        ; Input    ; ON            ; ON            ; --                    ; --  ;
; datai[8]     ; Input    ; OFF           ; ON            ; --                    ; --  ;
; prom_data[8] ; Input    ; ON            ; ON            ; --                    ; --  ;
; mode         ; Input    ; ON            ; ON            ; --                    ; --  ;
; sel[1]       ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; sel[0]       ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; sclkm        ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; datai[7]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; prom_data[7] ; Input    ; OFF           ; ON            ; --                    ; --  ;
; datai[6]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; prom_data[6] ; Input    ; ON            ; ON            ; --                    ; --  ;
; datai[5]     ; Input    ; OFF           ; ON            ; --                    ; --  ;
; prom_data[5] ; Input    ; OFF           ; ON            ; --                    ; --  ;
; datai[4]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; prom_data[4] ; Input    ; ON            ; ON            ; --                    ; --  ;
; datai[3]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; prom_data[3] ; Input    ; OFF           ; ON            ; --                    ; --  ;
; datai[2]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; prom_data[2] ; Input    ; ON            ; ON            ; --                    ; --  ;
; datai[1]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; prom_data[1] ; Input    ; OFF           ; ON            ; --                    ; --  ;
; datai[0]     ; Input    ; OFF           ; ON            ; --                    ; --  ;
; prom_data[0] ; Input    ; ON            ; ON            ; --                    ; --  ;
; sclk         ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; start        ; Input    ; ON            ; ON            ; --                    ; --  ;
; en           ; Output   ; --            ; --            ; --                    ; --  ;
; r_w          ; Output   ; --            ; --            ; --                    ; --  ;
; d_i          ; Output   ; --            ; --            ; --                    ; --  ;
; tmdt         ; Output   ; --            ; --            ; --                    ; --  ;
; promadr[7]   ; Output   ; --            ; --            ; --                    ; --  ;
; promadr[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; promadr[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; promadr[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; promadr[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; promadr[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; promadr[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; promadr[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; db[7]        ; Output   ; --            ; --            ; --                    ; --  ;
; db[6]        ; Output   ; --            ; --            ; --                    ; --  ;
; db[5]        ; Output   ; --            ; --            ; --                    ; --  ;
; db[4]        ; Output   ; --            ; --            ; --                    ; --  ;
; db[3]        ; Output   ; --            ; --            ; --                    ; --  ;
; db[2]        ; Output   ; --            ; --            ; --                    ; --  ;
; db[1]        ; Output   ; --            ; --            ; --                    ; --  ;
; db[0]        ; Output   ; --            ; --            ; --                    ; --  ;
+--------------+----------+---------------+---------------+-----------------------+-----+


+-------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                        ;
+-------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                     ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------+-------------------+---------+
; clear                                                                   ;                   ;         ;
;      - en~reg0                                                          ; 0                 ; ON      ;
;      - r_w~reg0                                                         ; 0                 ; ON      ;
;      - tmdt~reg0                                                        ; 0                 ; ON      ;
;      - lpm_counter:cntm_rtl_0|cntr_sv7:auto_generated|counter_cella7    ; 0                 ; ON      ;
;      - lpm_counter:cntm_rtl_0|cntr_sv7:auto_generated|counter_cella8    ; 0                 ; ON      ;
;      - lpm_counter:cntm_rtl_0|cntr_sv7:auto_generated|counter_cella6    ; 0                 ; ON      ;
;      - lpm_counter:cntm_rtl_0|cnt