clk_div.mod

来自「该工程文件实现ARM系统中CPLD的逻辑工作」· MOD 代码 · 共 13 行

MOD
13 行
字号 
module CLK_DIV
symbol CLK_DIV
family xc9500xl
symboltemplate clkdiv
attributes
   DIVIDE_BY = 256
   DUTY_CYCLE = 240
   ASYNC_COUNT = 16
pins
   ASYNC_CTRL
   CLOCK
   CLK_OUT

clk_div.mod - 源码说明

本页面展示了「该工程文件实现ARM系统中CPLD的逻辑工作」中的 clk_div.mod 源码文件，采用 MOD 编程语言编写，共 13 行代码。您可以在线阅读完整代码内容，也可以返回资源详情页下载完整源码包进行本地学习和开发。

虫虫开发者社区收录了大量与ARM相关的技术资源，包括源代码、技术文档、电路图等，是电子工程师和嵌入式开发者的专业学习平台。

⌨️ 快捷键说明

复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?