📄 myfifo.fit.rpt
字号:
; 10 ; 3 / 24 ( 12 % ) ;
; 11 ; 3 / 24 ( 12 % ) ;
; 12 ; 3 / 24 ( 12 % ) ;
; 13 ; 3 / 24 ( 12 % ) ;
; 14 ; 3 / 24 ( 12 % ) ;
; 15 ; 2 / 24 ( 8 % ) ;
; 16 ; 5 / 24 ( 20 % ) ;
; 17 ; 2 / 24 ( 8 % ) ;
; 18 ; 8 / 24 ( 33 % ) ;
; 19 ; 5 / 24 ( 20 % ) ;
; 20 ; 4 / 24 ( 16 % ) ;
; 21 ; 2 / 24 ( 8 % ) ;
; 22 ; 3 / 24 ( 12 % ) ;
; 23 ; 2 / 24 ( 8 % ) ;
; 24 ; 5 / 24 ( 20 % ) ;
; Total ; 91 / 576 ( 15 % ) ;
+-------+--------------------+
+---------------------------+
; LAB Column Interconnect ;
+-------+-------------------+
; Col. ; Interconnect Used ;
+-------+-------------------+
; 1 ; 0 / 24 ( 0 % ) ;
; Total ; 0 / 24 ( 0 % ) ;
+-------+-------------------+
+-------------------------------------------------------+
; Fitter Resource Usage Summary ;
+--------------------------------+----------------------+
; Resource ; Usage ;
+--------------------------------+----------------------+
; Logic cells ; 491 / 1,152 ( 42 % ) ;
; Registers ; 222 / 1,152 ( 19 % ) ;
; Logic elements in carry chains ; 49 ;
; User inserted logic cells ; 0 ;
; I/O pins ; 91 / 102 ( 89 % ) ;
; -- Clock pins ; 0 ;
; -- Dedicated input pins ; 0 / 4 ( 0 % ) ;
; Global signals ; 2 ;
; EABs ; 0 / 6 ( 0 % ) ;
; Total memory bits ; 0 / 12,288 ( 0 % ) ;
; Total RAM block bits ; 0 / 12,288 ( 0 % ) ;
; Maximum fan-out node ; g_clk ;
; Maximum fan-out ; 206 ;
; Total fan-out ; 1795 ;
; Average fan-out ; 3.08 ;
+--------------------------------+----------------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity ;
+-------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+--------------------------------------------------------------------------------------+
; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Full Hierarchy Name ;
+-------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+--------------------------------------------------------------------------------------+
; |myfifo ; 491 (3) ; 222 ; 0 ; 91 ; 269 (3) ; 153 (0) ; 69 (0) ; 49 (0) ; |myfifo ;
; |ad_collect:inst1| ; 87 (64) ; 46 ; 0 ; 0 ; 41 (29) ; 10 (10) ; 36 (25) ; 23 (1) ; |myfifo|ad_collect:inst1 ;
; |lpm_add_sub:add_rtl_2| ; 11 (0) ; 0 ; 0 ; 0 ; 11 (0) ; 0 (0) ; 0 (0) ; 11 (0) ; |myfifo|ad_collect:inst1|lpm_add_sub:add_rtl_2 ;
; |addcore:adder| ; 11 (1) ; 0 ; 0 ; 0 ; 11 (1) ; 0 (0) ; 0 (0) ; 11 (1) ; |myfifo|ad_collect:inst1|lpm_add_sub:add_rtl_2|addcore:adder ;
; |a_csnbuffer:result_node| ; 10 (10) ; 0 ; 0 ; 0 ; 10 (10) ; 0 (0) ; 0 (0) ; 10 (10) ; |myfifo|ad_collect:inst1|lpm_add_sub:add_rtl_2|addcore:adder|a_csnbuffer:result_node ;
; |lpm_counter:int_reg_rtl_0| ; 12 (0) ; 11 ; 0 ; 0 ; 1 (0) ; 0 (0) ; 11 (0) ; 11 (0) ; |myfifo|ad_collect:inst1|lpm_counter:int_reg_rtl_0 ;
; |alt_counter_f10ke:wysi_counter| ; 12 (12) ; 11 ; 0 ; 0 ; 1 (1) ; 0 (0) ; 11 (11) ; 11 (11) ; |myfifo|ad_collect:inst1|lpm_counter:int_reg_rtl_0|alt_counter_f10ke:wysi_counter ;
; |addr_code:inst5| ; 18 (18) ; 1 ; 0 ; 0 ; 17 (17) ; 1 (1) ; 0 (0) ; 0 (0) ; |myfifo|addr_code:inst5 ;
; |mydram:inst2| ; 284 (284) ; 141 ; 0 ; 0 ; 143 (143) ; 140 (140) ; 1 (1) ; 0 (0) ; |myfifo|mydram:inst2 ;
; |watchdog:inst| ; 99 (74) ; 34 ; 0 ; 0 ; 65 (40) ; 2 (2) ; 32 (32) ; 26 (1) ; |myfifo|watchdog:inst ;
; |lpm_add_sub:add_rtl_1| ; 25 (0) ; 0 ; 0 ; 0 ; 25 (0) ; 0 (0) ; 0 (0) ; 25 (0) ; |myfifo|watchdog:inst|lpm_add_sub:add_rtl_1 ;
; |addcore:adder| ; 25 (1) ; 0 ; 0 ; 0 ; 25 (1) ; 0 (0) ; 0 (0) ; 25 (1) ; |myfifo|watchdog:inst|lpm_add_sub:add_rtl_1|addcore:adder ;
; |a_csnbuffer:result_node| ; 24 (24) ; 0 ; 0 ; 0 ; 24 (24) ; 0 (0) ; 0 (0) ; 24 (24) ; |myfifo|watchdog:inst|lpm_add_sub:add_rtl_1|addcore:adder|a_csnbuffer:result_node ;
+-------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+--------------------------------------------------------------------------------------+
+---------------------------------------+
; Delay Chain Summary ;
+--------------+----------+-------------+
; Name ; Pin Type ; Pad to Core ;
+--------------+----------+-------------+
; page[0] ; Input ; OFF ;
; ad_busy ; Input ; OFF ;
; rd_addr[7] ; Input ; OFF ;
; rd_addr[6] ; Input ; OFF ;
; rd_addr[5] ; Input ; OFF ;
; rd_addr[4] ; Input ; OFF ;
; strb ; Input ; OFF ;
; page[3] ; Input ; OFF ;
; rd_clk ; Input ; OFF ;
; page[1] ; Input ; OFF ;
; page[2] ; Input ; OFF ;
; mcu_rd ; Input ; OFF ;
; mcu_wr ; Input ; OFF ;
; mcu_a[15] ; Input ; OFF ;
; mcu_a[13] ; Input ; OFF ;
; mcu_a[14] ; Input ; OFF ;
; mcu_a[12] ; Input ; OFF ;
; dram_busy ; Input ; OFF ;
; rd_add[14] ; Input ; OFF ;
; rd_add[13] ; Input ; OFF ;
; rd_add[15] ; Input ; OFF ;
; rd_add[12] ; Input ; OFF ;
; g_clk ; Input ; OFF ;
; ad_eoc ; Input ; OFF ;
; dog_en ; Input ; OFF ;
; rd_addr[0] ; Input ; OFF ;
; rd_addr[1] ; Input ; OFF ;
; rd_addr[2] ; Input ; OFF ;
; rd_addr[3] ; Input ; OFF ;
; ad_db[13] ; Input ; OFF ;
; ad_db[12] ; Input ; OFF ;
; ad_db[11] ; Input ; OFF ;
; ad_db[10] ; Input ; OFF ;
; ad_db[9] ; Input ; OFF ;
; ad_db[8] ; Input ; OFF ;
; ad_db[7] ; Input ; OFF ;
; ad_db[6] ; Input ; OFF ;
; ad_db[5] ; Input ; OFF ;
; ad_db[4] ; Input ; OFF ;
; ad_db[3] ; Input ; OFF ;
; ad_db[2] ; Input ; OFF ;
; ad_db[1] ; Input ; OFF ;
; ad_db[0] ; Input ; OFF ;
; full_int ; Output ; OFF ;
; ad_cs ; Output ; OFF ;
; ad_wr ; Output ; OFF ;
; ad_rd ; Output ; OFF ;
; ad_sel ; Output ; OFF ;
; ad_conv ; Output ; OFF ;
; dsp_sram_ce ; Output ; OFF ;
; dsp_sram_oe ; Output ; OFF ;
; dsp_sram_we ; Output ; OFF ;
; dsp_flash_ce ; Output ; OFF ;
; dsp_flash_oe ; Output ; OFF ;
; dsp_flash_we ; Output ; OFF ;
; bus1_ce ; Output ; OFF ;
; bus1_dir ; Output ; OFF ;
; bus2_dir ; Output ; OFF ;
; can_cs ; Output ; OFF ;
; addr_cs ; Output ; OFF ;
; dsp_tck0 ; Output ; OFF ;
; dsp_tck1 ; Output ; OFF ;
; dsp_run ; Output ; OFF ;
; bus2_ce ; Output ; OFF ;
; dsp_rdy ; Output ; OFF ;
; dsp_rst ; Output ; OFF ;
; dsp_dram_ce ; Output ; OFF ;
; dsp_dram_oe ; Output ; OFF ;
; dsp_dram_rw ; Output ; OFF ;
; mcu_dram_ce ; Output ; OFF ;
; dir_4052 ; Output ; OFF ;
; ad_sl[3] ; Output ; OFF ;
; ad_sl[2] ; Output ; OFF ;
; ad_sl[1] ; Output ; OFF ;
; ad_sl[0] ; Output ; OFF ;
; d[15] ; Bidir ; OFF ;
; d[14] ; Bidir ; OFF ;
; d[13] ; Bidir ; OFF ;
; d[12] ; Bidir ; OFF ;
; d[11] ; Bidir ; OFF ;
; d[10] ; Bidir ; OFF ;
; d[9] ; Bidir ; OFF ;
; d[8] ; Bidir ; OFF ;
; d[7] ; Bidir ; OFF ;
; d[6] ; Bidir ; OFF ;
; d[5] ; Bidir ; OFF ;
; d[4] ; Bidir ; OFF ;
; d[3] ; Bidir ; OFF ;
; d[2] ; Bidir ; OFF ;
; d[1] ; Bidir ; OFF ;
; d[0] ; Bidir ; OFF ;
; ~RDYnBSY~ ; Output ; OFF ;
+--------------+----------+-------------+
+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/FPGApro/myfifo.pin.
+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
Info: Version 4.1 Build 208 09/10/2004 Service Pack 2 SJ Full Version
Info: Processing started: Thu Oct 14 17:17:05 2004
Info: Command: quartus_fit --import_settings_files=off --export_settings_files=off myfifo -c myfifo
Info: Selected device EPF10K20TC144-4 for design myfifo
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
Info: Assuming a global fmax requirement of 1000 MHz
Info: Not setting a global tsu requirement
Info: Not setting a global tco requirement
Info: Not setting a global tpd requirement
Info: Inserted 8 logic cells in first fitting attempt
Info: Started fitting attempt 1 on Thu Oct 14 2004 at 17:17:08
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time = 2 seconds
Info: Fitter placement operations beginning
Info: Fitter placement operations ending: elapsed time = 8 seconds
Info: Fitter routing operations beginning
Info: Fitter routing operations ending: elapsed time = 1 seconds
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
Info: Processing ended: Thu Oct 14 17:17:22 2004
Info: Elapsed time: 00:00:17
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -