⭐ 欢迎来到虫虫下载站! | 📦 资源下载 📁 资源专辑 ℹ️ 关于我们
⭐ 虫虫下载站

📄 myfifo.fit.rpt

📁 VERILOG HDL 实际工控项目源码
💻 RPT
📖 第 1 页 / 共 4 页
字号:
; watchdog:inst|feed_dog          ; LC7_E6  ; 1       ; Clock         ; Non-global   ;
; g_clk                           ; 55      ; 206     ; Clock         ; Pin          ;
; watchdog:inst|rst               ; LC1_E24 ; 53      ; Async. clear  ; Internal     ;
; ad_collect:inst1|change_end~11  ; LC5_F21 ; 1       ; Clock enable  ; Non-global   ;
; mydram:inst2|reduce_nor~96      ; LC5_D4  ; 1       ; Clock enable  ; Non-global   ;
+---------------------------------+---------+---------+---------------+--------------+


+------------------------------------------------+
; Global & Other Fast Signals                    ;
+-------------------+---------+---------+--------+
; Name              ; Pin #   ; Fan-Out ; Global ;
+-------------------+---------+---------+--------+
; g_clk             ; 55      ; 206     ; yes    ;
; watchdog:inst|rst ; LC1_E24 ; 53      ; yes    ;
; ad_eoc            ; 126     ; 1       ; no     ;
+-------------------+---------+---------+--------+


+---------------------------------------------+
; Carry Chains                                ;
+--------------------+------------------------+
; Carry Chain Length ; Number of Carry Chains ;
+--------------------+------------------------+
; 0 - 1              ; 0                      ;
; 2 - 3              ; 0                      ;
; 4 - 5              ; 0                      ;
; 6 - 7              ; 0                      ;
; 8 - 9              ; 0                      ;
; 10 - 11            ; 1                      ;
; 12 - 13            ; 1                      ;
; 14 - 15            ; 0                      ;
; 16 - 17            ; 0                      ;
; 18 - 19            ; 0                      ;
; 20 - 21            ; 0                      ;
; 22 - 23            ; 0                      ;
; 24 - 25            ; 0                      ;
; 26 - 27            ; 1                      ;
+--------------------+------------------------+


+----------------+
; Cascade Chains ;
+--------+-------+
; Length ; Count ;
+--------+-------+
; 3      ; 14    ;
; 2      ; 3     ;
+--------+-------+


+-------------------------------------------+
; Non-Global High Fan-Out Signals           ;
+---------------------------------+---------+
; Name                            ; Fan-Out ;
+---------------------------------+---------+
; rd_addr[0]                      ; 42      ;
; rd_addr[3]                      ; 42      ;
; rd_addr[1]                      ; 42      ;
; rd_add[14]                      ; 34      ;
; mydram:inst2|rd_en~42           ; 31      ;
; addr_code:inst5|dsp_flash_oe    ; 29      ;
; watchdog:inst|step~20           ; 28      ;
; watchdog:inst|step~21           ; 28      ;
; watchdog:inst|step~18           ; 27      ;
; watchdog:inst|watch_reg~52      ; 26      ;
; watchdog:inst|Select~2626       ; 26      ;
; mydram:inst2|rd_en              ; 15      ;
; mydram:inst2|coll_mem[6][13]~14 ; 14      ;
; mydram:inst2|coll_mem[4][13]~42 ; 14      ;
; mydram:inst2|coll_mem[5][13]~28 ; 14      ;
; mydram:inst2|coll_mem[3][13]~56 ; 14      ;
; mydram:inst2|rdy_en             ; 14      ;
; rd_addr[2]                      ; 14      ;
; mydram:inst2|coll_mem[0][13]~98 ; 14      ;
; mydram:inst2|coll_mem[1][13]~84 ; 14      ;
; mydram:inst2|coll_mem[7][13]~0  ; 14      ;
; mydram:inst2|coll_mem[2][13]~70 ; 14      ;
; strb                            ; 13      ;
; ad_collect:inst1|Select~2336    ; 12      ;
; ad_collect:inst1|reduce_or~9    ; 12      ;
; ad_collect:inst1|step~61        ; 12      ;
; ad_collect:inst1|int_reg~34     ; 11      ;
; ad_collect:inst1|wr_addr[0]     ; 11      ;
; ad_collect:inst1|wr_addr[1]     ; 11      ;
; rd_clk                          ; 10      ;
; ad_collect:inst1|ad_rd          ; 10      ;
; ad_collect:inst1|wr_addr[2]     ; 10      ;
; ad_db[0]                        ; 8       ;
; ad_db[13]                       ; 8       ;
; ad_db[8]                        ; 8       ;
; ad_db[4]                        ; 8       ;
; ad_db[2]                        ; 8       ;
; ad_db[1]                        ; 8       ;
; ad_db[3]                        ; 8       ;
; ad_db[7]                        ; 8       ;
; ad_db[6]                        ; 8       ;
; ad_db[5]                        ; 8       ;
; ad_db[12]                       ; 8       ;
; ad_db[11]                       ; 8       ;
; ad_db[10]                       ; 8       ;
; ad_db[9]                        ; 8       ;
; watchdog:inst|watch_reg[25]     ; 8       ;
; ad_collect:inst1|step~65        ; 8       ;
; ad_collect:inst1|eoc_reg[0]     ; 7       ;
; watchdog:inst|LessThan~403      ; 6       ;
+---------------------------------+---------+


+-------------------------------------------------------------------------------------------------------+
; Peripheral Signals                                                                                    ;
+--------------------+---------+---------------+-----------------+---------------------------+----------+
; Peripheral Signal  ; Source  ; Usage         ; Dedicated Clock ; Peripheral Control Signal ; Polarity ;
+--------------------+---------+---------------+-----------------+---------------------------+----------+
; mydram:inst2|rd_en ; LC1_E6  ; Output enable ; no              ; yes                       ; -ve      ;
; watchdog:inst|rst  ; LC1_E24 ; Async. clear  ; no              ; yes                       ; -ve      ;
+--------------------+---------+---------------+-----------------+---------------------------+----------+


+-------------------------------------------+
; LAB                                       ;
+--------------------------+----------------+
; Number of Logic Elements ; Number of LABs ;
+--------------------------+----------------+
; 0                        ; 66             ;
; 1                        ; 11             ;
; 2                        ; 3              ;
; 3                        ; 2              ;
; 4                        ; 0              ;
; 5                        ; 3              ;
; 6                        ; 6              ;
; 7                        ; 7              ;
; 8                        ; 46             ;
+--------------------------+----------------+


+----------------------------------------------+
; Local Routing Interconnect                   ;
+-----------------------------+----------------+
; Local Routing Interconnects ; Number of LABs ;
+-----------------------------+----------------+
; 0                           ; 82             ;
; 1                           ; 4              ;
; 2                           ; 3              ;
; 3                           ; 4              ;
; 4                           ; 12             ;
; 5                           ; 10             ;
; 6                           ; 23             ;
; 7                           ; 4              ;
; 8                           ; 2              ;
+-----------------------------+----------------+


+---------------------------------------------+
; LAB External Interconnect                   ;
+----------------------------+----------------+
; LAB External Interconnects ; Number of LABs ;
+----------------------------+----------------+
; 0                          ; 66             ;
; 1                          ; 3              ;
; 2                          ; 9              ;
; 3                          ; 2              ;
; 4                          ; 6              ;
; 5                          ; 5              ;
; 6                          ; 2              ;
; 7                          ; 3              ;
; 8                          ; 10             ;
; 9                          ; 18             ;
; 10                         ; 7              ;
; 11                         ; 10             ;
; 12                         ; 2              ;
; 13                         ; 0              ;
; 14                         ; 0              ;
; 15                         ; 0              ;
; 16                         ; 1              ;
+----------------------------+----------------+


+------------------------------------------------------------------------------------------+
; Row Interconnect                                                                         ;
+-------+---------------------+-----------------------------+------------------------------+
; Row   ; Interconnect Used   ; Left Half Interconnect Used ; Right Half Interconnect Used ;
+-------+---------------------+-----------------------------+------------------------------+
;  A    ;  1 / 96 ( 1 % )     ;  2 / 48 ( 4 % )             ;  0 / 48 ( 0 % )              ;
;  B    ;  36 / 96 ( 37 % )   ;  18 / 48 ( 37 % )           ;  15 / 48 ( 31 % )            ;
;  C    ;  17 / 96 ( 17 % )   ;  25 / 48 ( 52 % )           ;  9 / 48 ( 18 % )             ;
;  D    ;  36 / 96 ( 37 % )   ;  15 / 48 ( 31 % )           ;  17 / 48 ( 35 % )            ;
;  E    ;  37 / 96 ( 38 % )   ;  10 / 48 ( 20 % )           ;  43 / 48 ( 89 % )            ;
;  F    ;  21 / 96 ( 21 % )   ;  2 / 48 ( 4 % )             ;  34 / 48 ( 70 % )            ;
; Total ;  148 / 576 ( 25 % ) ;  72 / 288 ( 25 % )          ;  118 / 288 ( 40 % )          ;
+-------+---------------------+-----------------------------+------------------------------+


+----------------------------+
; LAB Column Interconnect    ;
+-------+--------------------+
; Col.  ; Interconnect Used  ;
+-------+--------------------+
; 1     ;  1 / 24 ( 4 % )    ;
; 2     ;  1 / 24 ( 4 % )    ;
; 3     ;  9 / 24 ( 37 % )   ;
; 4     ;  6 / 24 ( 25 % )   ;
; 5     ;  6 / 24 ( 25 % )   ;
; 6     ;  5 / 24 ( 20 % )   ;
; 7     ;  4 / 24 ( 16 % )   ;
; 8     ;  3 / 24 ( 12 % )   ;
; 9     ;  3 / 24 ( 12 % )   ;

⌨️ 快捷键说明

复制代码 Ctrl + C
搜索代码 Ctrl + F
全屏模式 F11
切换主题 Ctrl + Shift + D
显示快捷键 ?
增大字号 Ctrl + =
减小字号 Ctrl + -