📄 myfifo.fit.rpt
字号:
; mcu_dram_ce ; 20 ; D ; -- ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;
; dir_4052 ; 142 ; -- ; 24 ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;
; ad_wr ; 112 ; -- ; 2 ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;
; ad_sel ; 101 ; A ; -- ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;
; bus2_dir ; 32 ; F ; -- ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;
; dsp_tck0 ; 41 ; -- ; 20 ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;
; dsp_tck1 ; 39 ; -- ; 21 ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;
; bus2_ce ; 31 ; F ; -- ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;
; ad_sl[3] ; 102 ; A ; -- ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;
; ad_sl[2] ; 109 ; A ; -- ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;
; ad_sl[1] ; 110 ; -- ; 1 ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;
; ad_sl[0] ; 111 ; -- ; 1 ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;
+--------------+-------+-----+------+--------------+--------------------------+---------------+----------------+---------------+---------------+------------+--------------+
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins ;
+-------+-------+-----+------+---------+--------+--------------+-------------------------+--------------------------+---------------+----------------+---------------+---------------+---------------+------------+--------------+
; Name ; Pin # ; Row ; Col. ; Fan-Out ; Global ; I/O Register ; Use Local Routing Input ; Use Local Routing Output ; Power Up High ; Slow Slew Rate ; Single-Pin OE ; Single-Pin CE ; Single-Pin OE ; Open Drain ; I/O Standard ;
+-------+-------+-----+------+---------+--------+--------------+-------------------------+--------------------------+---------------+----------------+---------------+---------------+---------------+------------+--------------+
; d[15] ; 100 ; A ; -- ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; no ; yes ; LVTTL/LVCMOS ;
; d[14] ; 99 ; B ; -- ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; no ; yes ; LVTTL/LVCMOS ;
; d[13] ; 98 ; B ; -- ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;
; d[11] ; 96 ; B ; -- ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;
; d[12] ; 97 ; B ; -- ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;
; d[10] ; 95 ; B ; -- ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;
; d[7] ; 90 ; C ; -- ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;
; d[8] ; 91 ; C ; -- ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;
; d[9] ; 92 ; C ; -- ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;
; d[6] ; 89 ; C ; -- ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;
; d[0] ; 81 ; F ; -- ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;
; d[5] ; 88 ; D ; -- ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;
; d[2] ; 83 ; E ; -- ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;
; d[1] ; 82 ; E ; -- ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;
; d[4] ; 87 ; E ; -- ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;
; d[3] ; 86 ; E ; -- ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;
+-------+-------+-----+------+---------+--------+--------------+-------------------------+--------------------------+---------------+----------------+---------------+---------------+---------------+------------+--------------+
+---------------------------------------+
; All Package Pins ;
+-------+----------------+--------------+
; Pin # ; Usage ; I/O Standard ;
+-------+----------------+--------------+
; 1 ; #TCK ; ;
; 2 ; ^CONF_DONE ; ;
; 3 ; ^nCEO ; ;
; 4 ; #TDO ; ;
; 5 ; VCC_IO ; ;
; 6 ; VCC_INT ; ;
; 7 ; RESERVED_INPUT ; ;
; 8 ; mcu_a[14] ; LVTTL/LVCMOS ;
; 9 ; mcu_a[12] ; LVTTL/LVCMOS ;
; 10 ; mcu_a[15] ; LVTTL/LVCMOS ;
; 11 ; ~RDYnBSY~ ; LVTTL/LVCMOS ;
; 12 ; mcu_a[13] ; LVTTL/LVCMOS ;
; 13 ; mcu_rd ; LVTTL/LVCMOS ;
; 14 ; RESERVED_INPUT ; ;
; 15 ; GND_IO ; ;
; 16 ; GND_INT ; ;
; 17 ; mcu_wr ; LVTTL/LVCMOS ;
; 18 ; can_cs ; LVTTL/LVCMOS ;
; 19 ; addr_cs ; LVTTL/LVCMOS ;
; 20 ; mcu_dram_ce ; LVTTL/LVCMOS ;
; 21 ; dsp_dram_ce ; LVTTL/LVCMOS ;
; 22 ; dsp_dram_rw ; LVTTL/LVCMOS ;
; 23 ; dram_busy ; LVTTL/LVCMOS ;
; 24 ; VCC_IO ; ;
; 25 ; VCC_INT ; ;
; 26 ; dsp_dram_oe ; LVTTL/LVCMOS ;
; 27 ; dsp_run ; LVTTL/LVCMOS ;
; 28 ; dog_en ; LVTTL/LVCMOS ;
; 29 ; bus1_ce ; LVTTL/LVCMOS ;
; 30 ; bus1_dir ; LVTTL/LVCMOS ;
; 31 ; bus2_ce ; LVTTL/LVCMOS ;
; 32 ; bus2_dir ; LVTTL/LVCMOS ;
; 33 ; dsp_rdy ; LVTTL/LVCMOS ;
; 34 ; #TMS ; ;
; 35 ; ^nSTATUS ; ;
; 36 ; dsp_sram_we ; LVTTL/LVCMOS ;
; 37 ; dsp_sram_ce ; LVTTL/LVCMOS ;
; 38 ; dsp_sram_oe ; LVTTL/LVCMOS ;
; 39 ; dsp_tck1 ; LVTTL/LVCMOS ;
; 40 ; GND_IO ; ;
; 41 ; dsp_tck0 ; LVTTL/LVCMOS ;
; 42 ; full_int ; LVTTL/LVCMOS ;
; 43 ; dsp_rst ; LVTTL/LVCMOS ;
; 44 ; dsp_flash_oe ; LVTTL/LVCMOS ;
; 45 ; VCC_IO ; ;
; 46 ; dsp_flash_ce ; LVTTL/LVCMOS ;
; 47 ; strb ; LVTTL/LVCMOS ;
; 48 ; dsp_flash_we ; LVTTL/LVCMOS ;
; 49 ; rd_clk ; LVTTL/LVCMOS ;
; 50 ; GND_IO ; ;
; 51 ; page[3] ; LVTTL/LVCMOS ;
; 52 ; VCC_INT ; ;
; 53 ; VCC_INT ; ;
; 54 ; GND+ ; ;
; 55 ; g_clk ; LVTTL/LVCMOS ;
; 56 ; GND+ ; ;
; 57 ; GND_INT ; ;
; 58 ; GND_INT ; ;
; 59 ; page[2] ; LVTTL/LVCMOS ;
; 60 ; page[1] ; LVTTL/LVCMOS ;
; 61 ; VCC_IO ; ;
; 62 ; page[0] ; LVTTL/LVCMOS ;
; 63 ; rd_add[15] ; LVTTL/LVCMOS ;
; 64 ; rd_add[14] ; LVTTL/LVCMOS ;
; 65 ; rd_add[13] ; LVTTL/LVCMOS ;
; 66 ; GND_IO ; ;
; 67 ; rd_add[12] ; LVTTL/LVCMOS ;
; 68 ; rd_addr[7] ; LVTTL/LVCMOS ;
; 69 ; rd_addr[6] ; LVTTL/LVCMOS ;
; 70 ; rd_addr[5] ; LVTTL/LVCMOS ;
; 71 ; VCC_IO ; ;
; 72 ; rd_addr[4] ; LVTTL/LVCMOS ;
; 73 ; rd_addr[3] ; LVTTL/LVCMOS ;
; 74 ; ^nCONFIG ; ;
; 75 ; VCC_INT ; ;
; 76 ; ^MSEL1 ; ;
; 77 ; ^MSEL0 ; ;
; 78 ; rd_addr[2] ; LVTTL/LVCMOS ;
; 79 ; rd_addr[1] ; LVTTL/LVCMOS ;
; 80 ; rd_addr[0] ; LVTTL/LVCMOS ;
; 81 ; d[0] ; LVTTL/LVCMOS ;
; 82 ; d[1] ; LVTTL/LVCMOS ;
; 83 ; d[2] ; LVTTL/LVCMOS ;
; 84 ; GND_INT ; ;
; 85 ; GND_IO ; ;
; 86 ; d[3] ; LVTTL/LVCMOS ;
; 87 ; d[4] ; LVTTL/LVCMOS ;
; 88 ; d[5] ; LVTTL/LVCMOS ;
; 89 ; d[6] ; LVTTL/LVCMOS ;
; 90 ; d[7] ; LVTTL/LVCMOS ;
; 91 ; d[8] ; LVTTL/LVCMOS ;
; 92 ; d[9] ; LVTTL/LVCMOS ;
; 93 ; VCC_INT ; ;
; 94 ; VCC_IO ; ;
; 95 ; d[10] ; LVTTL/LVCMOS ;
; 96 ; d[11] ; LVTTL/LVCMOS ;
; 97 ; d[12] ; LVTTL/LVCMOS ;
; 98 ; d[13] ; LVTTL/LVCMOS ;
; 99 ; d[14] ; LVTTL/LVCMOS ;
; 100 ; d[15] ; LVTTL/LVCMOS ;
; 101 ; ad_sel ; LVTTL/LVCMOS ;
; 102 ; ad_sl[3] ; LVTTL/LVCMOS ;
; 103 ; GND_INT ; ;
; 104 ; GND_IO ; ;
; 105 ; #TDI ; ;
; 106 ; ^nCE ; ;
; 107 ; ^DCLK ; ;
; 108 ; ^DATA0 ; ;
; 109 ; ad_sl[2] ; LVTTL/LVCMOS ;
; 110 ; ad_sl[1] ; LVTTL/LVCMOS ;
; 111 ; ad_sl[0] ; LVTTL/LVCMOS ;
; 112 ; ad_wr ; LVTTL/LVCMOS ;
; 113 ; ad_rd ; LVTTL/LVCMOS ;
; 114 ; ad_cs ; LVTTL/LVCMOS ;
; 115 ; VCC_IO ; ;
; 116 ; ad_conv ; LVTTL/LVCMOS ;
; 117 ; ad_db[0] ; LVTTL/LVCMOS ;
; 118 ; ad_db[1] ; LVTTL/LVCMOS ;
; 119 ; ad_db[2] ; LVTTL/LVCMOS ;
; 120 ; ad_db[3] ; LVTTL/LVCMOS ;
; 121 ; ad_db[4] ; LVTTL/LVCMOS ;
; 122 ; RESERVED_INPUT ; ;
; 123 ; VCC_INT ; ;
; 124 ; ad_busy ; LVTTL/LVCMOS ;
; 125 ; GND+ ; ;
; 126 ; ad_eoc ; LVTTL/LVCMOS ;
; 127 ; GND_INT ; ;
; 128 ; RESERVED_INPUT ; ;
; 129 ; GND_IO ; ;
; 130 ; ad_db[5] ; LVTTL/LVCMOS ;
; 131 ; ad_db[6] ; LVTTL/LVCMOS ;
; 132 ; ad_db[7] ; LVTTL/LVCMOS ;
; 133 ; ad_db[8] ; LVTTL/LVCMOS ;
; 134 ; VCC_IO ; ;
; 135 ; ad_db[9] ; LVTTL/LVCMOS ;
; 136 ; ad_db[10] ; LVTTL/LVCMOS ;
; 137 ; ad_db[11] ; LVTTL/LVCMOS ;
; 138 ; ad_db[12] ; LVTTL/LVCMOS ;
; 139 ; GND_IO ; ;
; 140 ; ad_db[13] ; LVTTL/LVCMOS ;
; 141 ; RESERVED_INPUT ; ;
; 142 ; dir_4052 ; LVTTL/LVCMOS ;
; 143 ; RESERVED_INPUT ; ;
; 144 ; RESERVED_INPUT ; ;
+-------+----------------+--------------+
+------------------------------------------------------------------------------------+
; Control Signals ;
+---------------------------------+---------+---------+---------------+--------------+
; Name ; Pin # ; Fan-Out ; Usage ; Global Usage ;
+---------------------------------+---------+---------+---------------+--------------+
; mydram:inst2|coll_mem[5][13]~28 ; LC4_F8 ; 14 ; Clock enable ; Non-global ;
; mydram:inst2|coll_mem[4][13]~42 ; LC2_F5 ; 14 ; Clock enable ; Non-global ;
; mydram:inst2|coll_mem[6][13]~14 ; LC5_F4 ; 14 ; Clock enable ; Non-global ;
; mydram:inst2|coll_mem[7][13]~0 ; LC4_F4 ; 14 ; Clock enable ; Non-global ;
; mydram:inst2|coll_mem[2][13]~70 ; LC6_F4 ; 14 ; Clock enable ; Non-global ;
; mydram:inst2|coll_mem[1][13]~84 ; LC3_F4 ; 14 ; Clock enable ; Non-global ;
; mydram:inst2|coll_mem[0][13]~98 ; LC8_F4 ; 14 ; Clock enable ; Non-global ;
; mydram:inst2|coll_mem[3][13]~56 ; LC7_F4 ; 14 ; Clock enable ; Non-global ;
; mydram:inst2|rd_en ; LC1_E6 ; 15 ; Output enable ; Non-global ;
; mydram:inst2|rdy_en ; LC3_D18 ; 14 ; Clock ; Non-global ;
; addr_code:inst5|wr_led ; LC4_E6 ; 1 ; Clock ; Non-global ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -