hxrjtd.tan.rpt

来自「这是本人在Max plus2环境下用VHDL语言编的交通灯控制程序。做EDA课程」· RPT 代码 · 共 361 行 · 第 1/5 页

-----------------------------------------------


---------------------------------------
; Flow Elapsed Time                   ;
---------------------------------------
; Module Name          ; Elapsed Time ;
---------------------------------------
; Analysis & Synthesis ; 00:00:04     ;
; Fitter               ; 00:00:22     ;
; Assembler            ; 00:00:04     ;
; Timing Analyzer      ; 00:00:03     ;
; Total                ; 00:00:33     ;
---------------------------------------


--------------------------------------------------------------------------------------------------------------------------------------------
; Timing Analyzer Settings                                                                                                                 ;
--------------------------------------------------------------------------------------------------------------------------------------------
; Assignment File ; Source Name ; Destination Name ; Option                                                           ; Setting            ;
--------------------------------------------------------------------------------------------------------------------------------------------
; hxrjtd.psf      ;             ;                  ; Include external delays to/from device pins in fmax calculations ; Off                ;
; hxrjtd.psf      ;             ;                  ; Run All Timing Analyses                                          ; Off                ;
; hxrjtd.psf      ;             ;                  ; Ignore user-defined clock settings                               ; Off                ;
; hxrjtd.psf      ;             ;                  ; Default hold multicycle                                          ; Same As Multicycle ;
; hxrjtd.psf      ;             ;                  ; Cut off feedback from I/O pins                                   ; On                 ;
; hxrjtd.psf      ;             ;                  ; Cut off clear and preset signal paths                            ; On                 ;
; hxrjtd.psf      ;             ;                  ; Cut off read during write signal paths                           ; On                 ;
; hxrjtd.psf      ;             ;                  ; Cut paths between unrelated clock domains                        ; On                 ;
; hxrjtd.psf      ;             ;                  ; Run Minimum Analysis                                             ; On                 ;
; hxrjtd.psf      ;             ;                  ; Use Minimum Timing Models                                        ; Off                ;
; hxrjtd.psf      ;             ;                  ; Number of paths to report                                        ; 200                ;
; hxrjtd.psf      ;             ;                  ; Number of destination nodes to report                            ; 10                 ;
; hxrjtd.psf      ;             ;                  ; Number of source nodes to report per destination node            ; 10                 ;
; hxrjtd.psf      ;             ;                  ; Maximum Strongly Connected Component loop size                   ; 50                 ;
;                 ;             ;                  ; Device name                                                      ; EP20K300EQC240-3   ;
--------------------------------------------------------------------------------------------------------------------------------------------


---------------------------------------------------------------------------------------------------------------------------
; Timing Analyzer Summary                                                                                                 ;
---------------------------------------------------------------------------------------------------------------------------
; Type                   ; Slack ; Required Time ; Actual Time                      ; Source Name      ; Destination Name ;
---------------------------------------------------------------------------------------------------------------------------
; Clock Setup: 'CLK'     ; N/A   ; None          ; 120.31 MHz ( period = 8.312 ns ) ; jtdkz:5|CNT_S[0] ; jtdkz:5|CNT_CLR  ;
; Worst-case tsu         ; N/A   ; None          ; 1.790 ns                         ; SM               ; jtdkz:5|CNT_CLR  ;
; Worst-case tco         ; N/A   ; None          ; 32.006 ns                        ; jtdkz:5|MG~reg0  ; DOUTB[3]         ;
; Worst-case th          ; N/A   ; None          ; 1.537 ns                         ; SB               ; jtdkz:5|STATE~7  ;
; Worst-case minimum tco ; N/A   ; None          ; 21.201 ns                        ; jtdkz:5|MR~reg0  ; BR               ;
---------------------------------------------------------------------------------------------------------------------------


-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Clock Setup: 'CLK'                                                                                                                                                                                                                                                                                                                          ;
-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Slack ; Actual fmax (period)             ; Source Name                                                                    ; Destination Name                                                               ; Source Clock Name ; Destination Clock Name ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; N/A   ; 120.31 MHz ( period = 8.312 ns ) ; jtdkz:5|CNT_S[0]                                                               ; jtdkz:5|CNT_CLR                                                                ; CLK               ; CLK                    ; None                        ; None                      ; None                    ;
; N/A   ; 122.68 MHz ( period = 8.151 ns ) ; jtdkz:5|CNT_S[1]                                                               ; jtdkz:5|CNT_CLR                                                                ; CLK               ; CLK                    ; None                        ; None                      ; None                    ;
; N/A   ; 124.53 MHz ( period = 8.030 ns ) ; jtdkz:5|CNT_S[0]                                                               ; jtdkz:5|STATE~5                                                                ; CLK               ; CLK                    ; None                        ; None                      ; None                    ;
; N/A   ; 124.84 MHz ( period = 8.010 ns ) ; jtdkz:5|CNT_S[2]                                                               ; jtdkz:5|CNT_CLR                                                                ; CLK               ; CLK                    ; None                        ; None                      ; None                    ;
; N/A   ; 132.45 MHz ( period = 7.550 ns ) ; jtdkz:5|CNT_S[0]                                                               ; jtdkz:5|STATE~4                                                                ; CLK               ; CLK                    ; None                        ; None                      ; None                    ;
; N/A   ; 135.34 MHz ( period = 7.389 ns ) ; jtdkz:5|CNT_S[1]                                                               ; jtdkz:5|STATE~4                                                                ; CLK               ; CLK                    ; None                        ; None                      ; None                    ;
; N/A   ; 135.98 MHz ( period = 7.354 ns ) ; jtdkz:5|CNT_S[1]                                                               ; jtdkz:5|STATE~5                                                                ; CLK               ; CLK                    ; None                        ; None                      ; None                    ;
; N/A   ; 136.54 MHz ( period = 7.324 ns ) ; jtdkz:5|CNT_S[3]                                                               ; jtdkz:5|CNT_CLR                                                                ; CLK               ; CLK                    ; None                        ; None                      ; None                    ;
; N/A   ; 137.97 MHz ( period = 7.248 ns ) ; jtdkz:5|CNT_S[2]                                                               ; jtdkz:5|STATE~4                                                                ; CLK               ; CLK                    ; None                        ; None                      ; None                    ;
; N/A   ; 138.35 MHz ( period = 7.228 ns ) ; jtdkz:5|CNT_S[0]                                                               ; jtdkz:5|STATE~7                                                                ; CLK               ; CLK                    ; None                        ; None                      ; None                    ;
; N/A   ; 138.35 MHz ( period = 7.228 ns ) ; jtdkz:5|CNT_S[0]                                                               ; jtdkz:5|STATE~6                                                                ; CLK               ; CLK                    ; None                        ; None                      ; None                    ;
; N/A   ; 138.64 MHz ( period = 7.213 ns ) ; jtdkz:5|CNT_S[2]                                                               ; jtdkz:5|STATE~5                                                                ; CLK               ; CLK                    ; None                        ; None                      ; None                    ;
; N/A   ; 140.98 MHz ( period = 7.093 ns ) ; jtdkz:5|CNT_S[3]                                                               ; jtdkz:5|STATE~4                                                                ; CLK               ; CLK                    ; None                        ; None                      ; None                    ;
; N/A   ; 141.50 MHz ( period = 7.067 ns ) ; jtdkz:5|CNT_S[1]                                                               ; jtdkz:5|STATE~7                                                                ; CLK               ; CLK                    ; None                        ; None                      ; None                    ;
; N/A   ; 141.50 MHz ( period = 7.067 ns ) ; jtdkz:5|CNT_S[1]                                                               ; jtdkz:5|STATE~6                                                                ; CLK               ; CLK                    ; None                        ; None                      ; None                    ;
; N/A   ; 149.05 MHz ( period = 6.709 ns ) ; jtdkz:5|STATE~4                                                                ; jtdkz:5|CNT_CLR                                                                ; CLK               ; CLK                    ; None                        ; None                      ; None                    ;