📄 tennis.fit.rpt
字号:
; - ballctrl:ucpu|ballen~169 ; 0 ; ON ;
; - ballctrl:ucpu|serve~144 ; 0 ; ON ;
; - cou10:ual|cout ; 1 ; OFF ;
; - cou10:ubl|cout ; 1 ; OFF ;
+---------------------------------------------------------------------------------+-------------------+---------+
+-----------------------------------------------------------------------------------------------------------------------------+
; Control Signals ;
+---------------------------------+---------------+---------+--------------+--------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Usage ; Global ; Global Resource Used ; Global Line Name ;
+---------------------------------+---------------+---------+--------------+--------+----------------------+------------------+
; bain ; PIN_10 ; 5 ; Clock ; yes ; Global clock ; GCLK2 ;
; ball:uball|lamp[5] ; LC_X1_Y3_N0 ; 7 ; Async. clear ; no ; -- ; -- ;
; ballctrl:ucpu|ballen~167 ; LC_X16_Y11_N9 ; 12 ; Clock enable ; no ; -- ; -- ;
; ballctrl:ucpu|serve$latch$en_or ; LC_X2_Y11_N9 ; 10 ; Async. clear ; no ; -- ; -- ;
; bbin ; PIN_1 ; 5 ; Clock ; yes ; Global clock ; GCLK1 ;
; board:ubda|couclk ; LC_X15_Y11_N8 ; 5 ; Clock ; yes ; Global clock ; GCLK5 ;
; board:ubda|couclk~1 ; LC_X16_Y11_N7 ; 2 ; Clock enable ; no ; -- ; -- ;
; board:ubdb|couclk ; LC_X15_Y11_N0 ; 5 ; Clock ; yes ; Global clock ; GCLK0 ;
; board:ubdb|couclk~1 ; LC_X16_Y11_N4 ; 2 ; Clock enable ; no ; -- ; -- ;
; clk ; PIN_17 ; 11 ; Clock ; yes ; Global clock ; GCLK3 ;
; clr ; PIN_7 ; 21 ; Async. clear ; yes ; Global clock ; GCLK6 ;
; cou10:ual|LessThan~48 ; LC_X10_Y2_N4 ; 4 ; Sync. clear ; no ; -- ; -- ;
; cou10:ual|cout ; LC_X10_Y2_N4 ; 4 ; Clock ; yes ; Global clock ; GCLK4 ;
; cou10:ubl|LessThan~48 ; LC_X26_Y6_N5 ; 4 ; Sync. clear ; no ; -- ; -- ;
; cou10:ubl|cout ; LC_X26_Y6_N5 ; 4 ; Clock ; yes ; Global clock ; GCLK7 ;
; cou4:uah|LessThan~28 ; LC_X12_Y1_N8 ; 4 ; Sync. clear ; no ; -- ; -- ;
; cou4:ubh|LessThan~28 ; LC_X26_Y8_N4 ; 4 ; Sync. clear ; no ; -- ; -- ;
+---------------------------------+---------------+---------+--------------+--------+----------------------+------------------+
+---------------------------------------------------------------------------------------+
; Global & Other Fast Signals ;
+-------------------+---------------+---------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+-------------------+---------------+---------+----------------------+------------------+
; bain ; PIN_10 ; 5 ; Global clock ; GCLK2 ;
; bbin ; PIN_1 ; 5 ; Global clock ; GCLK1 ;
; board:ubda|couclk ; LC_X15_Y11_N8 ; 5 ; Global clock ; GCLK5 ;
; board:ubdb|couclk ; LC_X15_Y11_N0 ; 5 ; Global clock ; GCLK0 ;
; clk ; PIN_17 ; 11 ; Global clock ; GCLK3 ;
; clr ; PIN_7 ; 21 ; Global clock ; GCLK6 ;
; cou10:ual|cout ; LC_X10_Y2_N4 ; 4 ; Global clock ; GCLK4 ;
; cou10:ubl|cout ; LC_X26_Y6_N5 ; 4 ; Global clock ; GCLK7 ;
+-------------------+---------------+---------+----------------------+------------------+
+-------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals ;
+---------------------------------------------------------------------------+---------+
; Name ; Fan-Out ;
+---------------------------------------------------------------------------+---------+
; ballctrl:ucpu|ballen~167 ; 12 ;
; mway:uway|way~34 ; 11 ;
; ballctrl:ucpu|serve$latch$en_or ; 10 ;
; ball:uball|lamp[5] ; 7 ;
; cou10:ubl|LessThan~48 ; 4 ;
; cou4:ubh|LessThan~28 ; 4 ;
; cou10:ual|LessThan~48 ; 4 ;
; cou4:uah|LessThan~28 ; 4 ;
; ball:uball|lamp[1] ; 4 ;
; ball:uball|lamp[8] ; 4 ;
; ballctrl:ucpu|serve~143 ; 3 ;
; cou10:ubl|lpm_counter:qqout_rtl_3|cntr_2p7:auto_generated|safe_q[0] ; 3 ;
; cou10:ubl|lpm_counter:qqout_rtl_3|cntr_2p7:auto_generated|safe_q[1] ; 3 ;
; cou10:ubl|lpm_counter:qqout_rtl_3|cntr_2p7:auto_generated|safe_q[2] ; 3 ;
; cou10:ubl|lpm_counter:qqout_rtl_3|cntr_2p7:auto_generated|safe_q[3] ; 3 ;
; cou4:ubh|lpm_counter:qqout_rtl_2|cntr_2p7:auto_generated|safe_q[0] ; 3 ;
; cou4:ubh|lpm_counter:qqout_rtl_2|cntr_2p7:auto_generated|safe_q[1] ; 3 ;
; cou4:ubh|lpm_counter:qqout_rtl_2|cntr_2p7:auto_generated|safe_q[2] ; 3 ;
; cou4:ubh|lpm_counter:qqout_rtl_2|cntr_2p7:auto_generated|safe_q[3] ; 3 ;
; cou10:ual|lpm_counter:qqout_rtl_1|cntr_2p7:auto_generated|safe_q[0] ; 3 ;
; cou10:ual|lpm_counter:qqout_rtl_1|cntr_2p7:auto_generated|safe_q[1] ; 3 ;
; cou10:ual|lpm_counter:qqout_rtl_1|cntr_2p7:auto_generated|safe_q[2] ; 3 ;
; cou10:ual|lpm_counter:qqout_rtl_1|cntr_2p7:auto_generated|safe_q[3] ; 3 ;
; cou4:uah|lpm_counter:qqout_rtl_0|cntr_2p7:auto_generated|safe_q[0] ; 3 ;
; cou4:uah|lpm_counter:qqout_rtl_0|cntr_2p7:auto_generated|safe_q[1] ; 3 ;
; cou4:uah|lpm_counter:qqout_rtl_0|cntr_2p7:auto_generated|safe_q[2] ; 3 ;
; cou4:uah|lpm_counter:qqout_rtl_0|cntr_2p7:auto_generated|safe_q[3] ; 3 ;
; ball:uball|lamp[2] ; 3 ;
; ball:uball|lamp[3] ; 3 ;
; ball:uball|lamp[4] ; 3 ;
; ball:uball|lamp[6] ; 3 ;
; ball:uball|lamp[7] ; 3 ;
; board:ubdb|couclk~1 ; 2 ;
; board:ubda|couclk~1 ; 2 ;
; ballctrl:ucpu|serve$latch$en_or~2 ; 2 ;
; ballctrl:ucpu|ballen~168 ; 2 ;
; board:ubda|serclk ; 2 ;
; board:ubdb|serclk ; 2 ;
; souclk ; 1 ;
; ball:uball|lamp[0] ; 1 ;
; ball:uball|lamp[9] ; 1 ;
; sound:usound|sout~27 ; 1 ;
; cou10:ubl|lpm_counter:qqout_rtl_3|cntr_2p7:auto_generated|safe_q[0]~COUT1 ; 1 ;
; cou10:ubl|lpm_counter:qqout_rtl_3|cntr_2p7:auto_generated|safe_q[0]~COUT0 ; 1 ;
; cou10:ubl|lpm_counter:qqout_rtl_3|cntr_2p7:auto_generated|safe_q[1]~COUT1 ; 1 ;
; cou10:ubl|lpm_counter:qqout_rtl_3|cntr_2p7:auto_generated|safe_q[1]~COUT0 ; 1 ;
; cou10:ubl|lpm_counter:qqout_rtl_3|cntr_2p7:auto_generated|safe_q[2]~COUT1 ; 1 ;
; cou10:ubl|lpm_counter:qqout_rtl_3|cntr_2p7:auto_generated|safe_q[2]~COUT0 ; 1 ;
; cou4:ubh|lpm_counter:qqout_rtl_2|cntr_2p7:auto_generated|safe_q[0]~COUT1 ; 1 ;
; cou4:ubh|lpm_counter:qqout_rtl_2|cntr_2p7:auto_generated|safe_q[0]~COUT0 ; 1 ;
+---------------------------------------------------------------------------+---------+
+----------------------------------------------------+
; Interconnect Usage Summary ;
+----------------------------+-----------------------+
; Interconnect Resource Type ; Usage ;
+----------------------------+-----------------------+
; C4s ; 50 / 8,840 ( < 1 % ) ;
; Direct links ; 7 / 11,506 ( < 1 % ) ;
; Global clocks ; 8 / 8 ( 100 % ) ;
; LAB clocks ; 13 / 156 ( 8 % ) ;
; LUT chains ; 3 / 2,619 ( < 1 % ) ;
; Local interconnects ; 51 / 11,506 ( < 1 % ) ;
; M4K buffers ; 0 / 468 ( 0 % ) ;
; R4s ; 60 / 7,520 ( < 1 % ) ;
+----------------------------+-----------------------+
+---------------------------------------------------------------------⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -