singt.fit.rpt

Quartus环境下的正选信号发生器的实验源码

; Optimize Timing                                      ; Normal compilation             ; Normal compilation             ;
; Optimize IOC Register Placement for Timing           ; On                             ; On                             ;
; Limit to One Fitting Attempt                         ; Off                            ; Off                            ;
; Final Placement Optimizations                        ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations          ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                        ; 1                              ; 1                              ;
; Slow Slew Rate                                       ; Off                            ; Off                            ;
; PCI I/O                                              ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                            ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                   ; Off                            ; Off                            ;
; Auto Packed Registers -- Cyclone                     ; Auto                           ; Auto                           ;
; Auto Delay Chains                                    ; On                             ; On                             ;
; Auto Merge PLLs                                      ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic   ; Off                            ; Off                            ;
; Perform Register Duplication                         ; Off                            ; Off                            ;
; Perform Register Retiming                            ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining               ; Off                            ; Off                            ;
; Fitter Effort                                        ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                      ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication             ; Auto                           ; Auto                           ;
; Auto Register Duplication                            ; Off                            ; Off                            ;
; Auto Global Clock                                    ; On                             ; On                             ;
; Auto Global Register Control Signals                 ; On                             ; On                             ;
+------------------------------------------------------+--------------------------------+--------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in E:/04003336 04003338/SINGT/singt.fit.eqn.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/04003336 04003338/SINGT/singt.pin.


+------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                    ;
+---------------------------------------------+--------------------------------------------------------------------+
; Resource                                    ; Usage                                                              ;
+---------------------------------------------+--------------------------------------------------------------------+
; Total logic elements                        ; 460 / 2,910 ( 16 % )                                               ;
;     -- Combinational with no register       ; 112                                                                ;
;     -- Register only                        ; 110                                                                ;
;     -- Combinational with a register        ; 238                                                                ;
;                                             ;                                                                    ;
; Logic element usage by number of LUT inputs ;                                                                    ;
;     -- 4 input functions                    ; 149                                                                ;
;     -- 3 input functions                    ; 95                                                                 ;
;     -- 2 input functions                    ; 96                                                                 ;
;     -- 1 input functions                    ; 51                                                                 ;
;     -- 0 input functions                    ; 69                                                                 ;
;                                             ;                                                                    ;
; Logic elements by mode                      ;                                                                    ;
;     -- normal mode                          ; 398                                                                ;
;     -- arithmetic mode                      ; 62                                                                 ;
;     -- qfbk mode                            ; 29                                                                 ;
;     -- register cascade mode                ; 0                                                                  ;
;     -- synchronous clear/load mode          ; 146                                                                ;
;     -- asynchronous clear/load mode         ; 229                                                                ;
;                                             ;                                                                    ;
; Total LABs                                  ; 61 / 291 ( 21 % )                                                  ;
; Logic elements in carry chains              ; 72                                                                 ;
; User inserted logic elements                ; 0                                                                  ;
; Virtual pins                                ; 0                                                                  ;
; I/O pins                                    ; 10 / 104 ( 10 % )                                                  ;
;     -- Clock pins                           ; 1 / 2 ( 50 % )                                                     ;
; Global signals                              ; 8                                                                  ;