_primary.vhd

本程式為並列flash ROM之控制程式, 可將flash rom的資料讀出後, 經過CPLD controller將圖檔轉成VESA影像訊號, 輸出至螢幕, 本程式已經過硬體驗證

library verilog;
use verilog.vl_types.all;
entity am29lv160d is
    generic(
        userpreload     : integer := 1;
        mem_file_name   : string  := "init.mem";
        prot_file_name  : string  := "none";
        timingmodel     : string  := "am29lv160dt-70";
        partid          : string  := "AM29LV160D";
        maxdata         : integer := 255;
        secsize         : integer := 65535;
        secnum          : integer := 31;
        subsecnum       : integer := 3;
        hiaddrbit       : integer := 19;
        reset           : integer := 0;
        z001            : integer := 1;
        prel_setbwb     : integer := 2;
        prel_ulbypass   : integer := 3;
        cfi_u           : integer := 4;
        cfi             : integer := 5;
        as              : integer := 6;
        a0seen          : integer := 7;
        c8              : integer := 8;
        c8_z001         : integer := 9;
        c8_prel         : integer := 10;
        ers             : integer := 11;
        sers            : integer := 12;
        esps            : integer := 13;
        sers_exec       : integer := 14;
        esp             : integer := 15;
        esp_z001        : integer := 16;
        esp_prel        : integer := 17;
        esp_cfi_u       : integer := 18;
        esp_cfi         : integer := 19;
        esp_a0seen      : integer := 20;
        esp_as          : integer := 21;
        pgms            : integer := 22
    );
    port(
        a19             : in     vl_logic;
        a18             : in     vl_logic;
        a17             : in     vl_logic;
        a16             : in     vl_logic;
        a15             : in     vl_logic;
        a14             : in     vl_logic;
        a13             : in     vl_logic;
        a12             : in     vl_logic;
        a11             : in     vl_logic;
        a10             : in     vl_logic;
        a9              : in     vl_logic;
        a8              : in     vl_logic;
        a7              : in     vl_logic;
        a6              : in     vl_logic;
        a5              : in     vl_logic;
        a4              : in     vl_logic;
        a3              : in     vl_logic;
        a2              : in     vl_logic;
        a1              : in     vl_logic;
        a0              : in     vl_logic;
        dq15            : inout  vl_logic;
        dq14            : inout  vl_logic;
        dq13            : inout  vl_logic;
        dq12            : inout  vl_logic;
        dq11            : inout  vl_logic;
        dq10            : inout  vl_logic;
        dq9             : inout  vl_logic;
        dq8             : inout  vl_logic;
        dq7             : inout  vl_logic;
        dq6             : inout  vl_logic;
        dq5             : inout  vl_logic;
        dq4             : inout  vl_logic;
        dq3             : inout  vl_logic;
        dq2             : inout  vl_logic;
        dq1             : inout  vl_logic;
        dq0             : inout  vl_logic;
        ceneg           : in     vl_logic;
        oeneg           : in     vl_logic;
        weneg           : in     vl_logic;
        resetneg        : in     vl_logic;
        byteneg         : in     vl_logic;
        ry              : out    vl_logic
    );
end am29lv160d;