📄 chufa.v
字号:
module chufa(D,Q,clr,clk);
input D,clr,clk;
output Q;
reg Q;
always@(posedge clk)
begin
if(!clr)
Q<=0; //异步清零
else
Q<=D;
end
endmodule
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -