dds.fit.rpt

verilog编写基于fpga的DDS实现

; Fitter Initial Placement Seed                      ; 1                              ; 1                              ;
; Slow Slew Rate                                     ; Off                            ; Off                            ;
; PCI I/O                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                 ; Off                            ; Off                            ;
; Auto Packed Registers -- Cyclone                   ; Auto                           ; Auto                           ;
; Auto Delay Chains                                  ; On                             ; On                             ;
; Auto Merge PLLs                                    ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic ; Off                            ; Off                            ;
; Perform Register Duplication                       ; Off                            ; Off                            ;
; Perform Register Retiming                          ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining             ; Off                            ; Off                            ;
; Fitter Effort                                      ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                    ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication           ; Auto                           ; Auto                           ;
; Auto Register Duplication                          ; Auto                           ; Auto                           ;
; Auto Global Clock                                  ; On                             ; On                             ;
; Auto Global Register Control Signals               ; On                             ; On                             ;
+----------------------------------------------------+--------------------------------+--------------------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in F:/fpga test/dds/dds.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 272 / 12,060 ( 2 % )       ;
;     -- Combinational with no register       ; 106                        ;
;     -- Register only                        ; 25                         ;
;     -- Combinational with a register        ; 141                        ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 99                         ;
;     -- 3 input functions                    ; 77                         ;
;     -- 2 input functions                    ; 69                         ;
;     -- 1 input functions                    ; 16                         ;
;     -- 0 input functions                    ; 11                         ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 240                        ;
;     -- arithmetic mode                      ; 32                         ;
;     -- qfbk mode                            ; 3                          ;
;     -- register cascade mode                ; 0                          ;
;     -- synchronous clear/load mode          ; 66                         ;
;     -- asynchronous clear/load mode         ; 94                         ;
;                                             ;                            ;
; Total LABs                                  ; 31 / 1,206 ( 3 % )         ;
; Logic elements in carry chains              ; 37                         ;
; User inserted logic elements                ; 0                          ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 59 / 173 ( 34 % )          ;
;     -- Clock pins                           ; 2 / 2 ( 100 % )            ;
; Global signals                              ; 8                          ;
; M4Ks                                        ; 38 / 52 ( 73 % )           ;
; Total memory bits                           ; 153,600 / 239,616 ( 64 % ) ;
; Total RAM block bits                        ; 175,104 / 239,616 ( 73 % ) ;
; PLLs                                        ; 0 / 2 ( 0 % )              ;
; Global clocks                               ; 8 / 8 ( 100 % )            ;
; Maximum fan-out node                        ; altera_internal_jtag~TDO   ;
; Maximum fan-out                             ; 195                        ;
; Highest non-global fan-out signal           ; phasein[3]                 ;
; Highest non-global fan-out                  ; 38                         ;
; Total fan-out                               ; 2119                       ;
; Average fan-out                             ; 5.70                       ;
+---------------------------------------------+----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                         ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk          ; 29    ; 1        ; 0            ; 14           ; 0           ; 38                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; data[0]      ; 77    ; 4        ; 10           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; data[10]     ; 49    ; 1        ; 0            ; 4            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; data[11]     ; 152   ; 3        ; 53           ; 15           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; data[12]     ; 20    ; 1        ; 0            ; 20           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; data[13]     ; 137   ; 3        ; 53           ; 6            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; data[14]     ; 170   ; 3        ; 53           ; 23           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; data[15]     ; 131   ; 3        ; 53           ; 4            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; data[1]      ; 136   ; 3        ; 53           ; 5            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; data[2]      ; 133   ; 3        ; 53           ; 4            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; data[3]      ; 45    ; 1        ; 0            ; 5            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; data[4]      ; 75    ; 4        ; 10           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;