autodate.fit.rpt

基于FPGA的多功能数字钟的设计与实现 内附有详尽的Verilog HDL源码

+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; User Assignment ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; 1        ; 0          ; --       ; GND+           ;        ;              ;         ;                 ;
; 2        ; 1          ; --       ; GND+           ;        ;              ;         ;                 ;
; 3        ; 2          ; --       ; VCC            ; power  ;              ;         ;                 ;
; 4        ; 3          ; --       ; month1[0]      ; output ; TTL          ;         ; N               ;
; 5        ; 4          ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 6        ; 5          ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 7        ; 6          ; --       ; +TDI           ; input  ; TTL          ;         ; N               ;
; 8        ; 7          ; --       ; day1[1]        ; output ; TTL          ;         ; N               ;
; 9        ; 8          ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 10       ; 9          ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 11       ; 10         ; --       ; day0[2]        ; output ; TTL          ;         ; N               ;
; 12       ; 11         ; --       ; month0[3]      ; output ; TTL          ;         ; N               ;
; 13       ; 12         ; --       ; +TMS           ; input  ; TTL          ;         ; N               ;
; 14       ; 13         ; --       ; day0[3]        ; output ; TTL          ;         ; N               ;
; 15       ; 14         ; --       ; VCC            ; power  ;              ;         ;                 ;
; 16       ; 15         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 17       ; 16         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 18       ; 17         ; --       ; day0[0]        ; output ; TTL          ;         ; N               ;
; 19       ; 18         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 20       ; 19         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 21       ; 20         ; --       ; month0[1]      ; output ; TTL          ;         ; N               ;
; 22       ; 21         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 23       ; 22         ; --       ; VCC            ; power  ;              ;         ;                 ;
; 24       ; 23         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 25       ; 24         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 26       ; 25         ; --       ; EO1            ; output ; TTL          ;         ; N               ;
; 27       ; 26         ; --       ; month1[3]      ; output ; TTL          ;         ; N               ;
; 28       ; 27         ; --       ; month1[2]      ; output ; TTL          ;         ; N               ;
; 29       ; 28         ; --       ; month1[1]      ; output ; TTL          ;         ; N               ;
; 30       ; 29         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 31       ; 30         ; --       ; day1[3]        ; output ; TTL          ;         ; N               ;
; 32       ; 31         ; --       ; +TCK           ; input  ; TTL          ;         ; N               ;
; 33       ; 32         ; --       ; day1[2]        ; output ; TTL          ;         ; N               ;
; 34       ; 33         ; --       ; month0[2]      ; output ; TTL          ;         ; N               ;
; 35       ; 34         ; --       ; VCC            ; power  ;              ;         ;                 ;
; 36       ; 35         ; --       ; day0[1]        ; output ; TTL          ;         ; N               ;
; 37       ; 36         ; --       ; month0[0]      ; output ; TTL          ;         ; N               ;
; 38       ; 37         ; --       ; *TDO           ; output ; TTL          ;         ; N               ;
; 39       ; 38         ; --       ; day1[0]        ; output ; TTL          ;         ; N               ;
; 40       ; 39         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 41       ; 40         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 42       ; 41         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 43       ; 42         ; --       ; EN1            ; input  ; TTL          ;         ; N               ;
; 44       ; 43         ; --       ; EN2            ; input  ; TTL          ;         ; N               ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+


+--------------------------------------------------------------------------------------------------+
; I/O Standard                                                                                     ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; I/O Standard ; Input Vref ; Dedicated Input Pins ; Pins in I/O Bank1 ; Pins in I/O Bank2 ; Total ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; TTL          ; -          ; 2                    ; 0                 ; 0                 ; 2     ;
+--------------+------------+----------------------+-------------------+-------------------+-------+


+--------------------------------------------------------------------+
; Dedicated Inputs I/O                                               ;
+------+-------+-------+-------+--------------+------------+---------+
; Name ; Pin # ; Type  ; VCCIO ; I/O Standard ; Input Vref ; Current ;
+------+-------+-------+-------+--------------+------------+---------+
; EN1  ; 43    ; Input ; --    ; TTL          ; -          ; 0 mA    ;
; EN2  ; 44    ; Input ; --    ; TTL          ; -          ; 0 mA    ;
+------+-------+-------+-------+--------------+------------+---------+


+----------------------------------------------+
; Output Pin Default Load For Reported TCO     ;
+--------------+------+------------------------+
; I/O Standard ; Load ; Termination Resistance ;
+--------------+------+------------------------+
; TTL          ; 0 pF ; Not Available          ;
+--------------+------+------------------------+


+----------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                  ;
+-------------------------------+------------+------+------------------------------------+
; Compilation Hierarchy Node    ; Macrocells ; Pins ; Full Hierarchy Name                ;
+-------------------------------+------------+------+------------------------------------+
; |autodate                     ; 29         ; 23   ; |autodate                          ;
;    |lpm_counter:day0_rtl_2|   ; 8          ; 0    ; |autodate|lpm_counter:day0_rtl_2   ;
;    |lpm_counter:day1_rtl_1|   ; 7          ; 0    ; |autodate|lpm_counter:day1_rtl_1   ;
;    |lpm_counter:month0_rtl_0| ; 7          ; 0    ; |autodate|lpm_counter:month0_rtl_0 ;
+-------------------------------+------------+------+------------------------------------+