⭐ 欢迎来到虫虫下载站! | 📦 资源下载 📁 资源专辑 ℹ️ 关于我们
⭐ 虫虫下载站

📄 time_mux.fit.rpt

📁 基于FPGA的多功能数字钟的设计与实现 内附有详尽的Verilog HDL源码
💻 RPT
📖 第 1 页 / 共 3 页
字号:
+-----------------------------------------------+
; Output Pin Default Load For Reported TCO      ;
+--------------+-------+------------------------+
; I/O Standard ; Load  ; Termination Resistance ;
+--------------+-------+------------------------+
; LVTTL        ; 10 pF ; Not Available          ;
; LVCMOS       ; 10 pF ; Not Available          ;
; TTL          ; 0 pF  ; Not Available          ;
+--------------+-------+------------------------+


+----------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                ;
+----------------------------+------------+------+---------------------+
; Compilation Hierarchy Node ; Macrocells ; Pins ; Full Hierarchy Name ;
+----------------------------+------------+------+---------------------+
; |time_mux                  ; 24         ; 77   ; |time_mux           ;
+----------------------------+------------+------+---------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+----------------+----------------+
; Name           ; Fan-Out        ;
+----------------+----------------+
; TimeSet_EN     ; 24             ;
; second_set0[0] ; 1              ;
; second_set0[1] ; 1              ;
; second_set0[2] ; 1              ;
; second_set0[3] ; 1              ;
; second_set1[0] ; 1              ;
; second_set1[1] ; 1              ;
; second_set1[2] ; 1              ;
; second_set1[3] ; 1              ;
; minute_set0[0] ; 1              ;
; minute_set0[1] ; 1              ;
; minute_set0[2] ; 1              ;
; minute_set0[3] ; 1              ;
; minute_set1[0] ; 1              ;
; minute_set1[1] ; 1              ;
; minute_set1[2] ; 1              ;
; minute_set1[3] ; 1              ;
; hour_set0[0]   ; 1              ;
; hour_set0[1]   ; 1              ;
; hour_set0[2]   ; 1              ;
; hour_set0[3]   ; 1              ;
; hour_set1[0]   ; 1              ;
; hour_set1[1]   ; 1              ;
; hour_set1[2]   ; 1              ;
; hour_set1[3]   ; 1              ;
; second0[0]     ; 1              ;
; second0[1]     ; 1              ;
; second0[2]     ; 1              ;
; second0[3]     ; 1              ;
; second1[0]     ; 1              ;
; second1[1]     ; 1              ;
; second1[2]     ; 1              ;
; second1[3]     ; 1              ;
; minute0[0]     ; 1              ;
; minute0[1]     ; 1              ;
; minute0[2]     ; 1              ;
; minute0[3]     ; 1              ;
; minute1[0]     ; 1              ;
; minute1[1]     ; 1              ;
; minute1[2]     ; 1              ;
; minute1[3]     ; 1              ;
; hour0[0]       ; 1              ;
; hour0[1]       ; 1              ;
; hour0[2]       ; 1              ;
; hour0[3]       ; 1              ;
; hour1[0]       ; 1              ;
; hour1[1]       ; 1              ;
; hour1[2]       ; 1              ;
; hour1[3]       ; 1              ;
; second_0~39    ; 1              ;
+----------------+----------------+


+------------------------------------------------+
; Interconnect Usage Summary                     ;
+----------------------------+-------------------+
; Interconnect Resource Type ; Usage             ;
+----------------------------+-------------------+
; Output enables             ; 0 / 6 ( 0 % )     ;
; PIA buffers                ; 51 / 288 ( 17 % ) ;
; PIAs                       ; 51 / 288 ( 17 % ) ;
+----------------------------+-------------------+


+----------------------------------------------------------------------------+
; LAB External Interconnect                                                  ;
+----------------------------------------------+-----------------------------+
; LAB External Interconnects  (Average = 6.38) ; Number of LABs  (Total = 3) ;
+----------------------------------------------+-----------------------------+
; 0 - 1                                        ; 5                           ;
; 2 - 3                                        ; 0                           ;
; 4 - 5                                        ; 0                           ;
; 6 - 7                                        ; 0                           ;
; 8 - 9                                        ; 0                           ;
; 10 - 11                                      ; 1                           ;
; 12 - 13                                      ; 0                           ;
; 14 - 15                                      ; 0                           ;
; 16 - 17                                      ; 0                           ;
; 18 - 19                                      ; 1                           ;
; 20 - 21                                      ; 1                           ;
+----------------------------------------------+-----------------------------+


+----------------------------------------------------------------------+
; LAB Macrocells                                                       ;
+----------------------------------------+-----------------------------+
; Number of Macrocells  (Average = 3.00) ; Number of LABs  (Total = 3) ;
+----------------------------------------+-----------------------------+
; 0                                      ; 5                           ;
; 1                                      ; 0                           ;
; 2                                      ; 0                           ;
; 3                                      ; 0                           ;
; 4                                      ; 0                           ;
; 5                                      ; 1                           ;
; 6                                      ; 0                           ;
; 7                                      ; 0                           ;
; 8                                      ; 0                           ;
; 9                                      ; 1                           ;
; 10                                     ; 1                           ;
+----------------------------------------+-----------------------------+


+-------------------------------------------------------------------------+
; Logic Cell Interconnection                                              ;
+-----+------------+----------------------------------------+-------------+
; LAB ; Logic Cell ; Input                                  ; Output      ;
+-----+------------+----------------------------------------+-------------+
;  A  ; LC1        ; TimeSet_EN, hour_set1[3], hour1[3]     ; hour_1[3]   ;
;  A  ; LC3        ; TimeSet_EN, hour_set1[2], hour1[2]     ; hour_1[2]   ;
;  A  ; LC5        ; TimeSet_EN, hour_set1[1], hour1[1]     ; hour_1[1]   ;
;  A  ; LC6        ; TimeSet_EN, hour_set1[0], hour1[0]     ; hour_1[0]   ;
;  A  ; LC8        ; TimeSet_EN, hour_set0[3], hour0[3]     ; hour_0[3]   ;
;  A  ; LC9        ; TimeSet_EN, hour_set0[2], hour0[2]     ; hour_0[2]   ;
;  A  ; LC11       ; TimeSet_EN, hour_set0[1], hour0[1]     ; hour_0[1]   ;
;  A  ; LC13       ; TimeSet_EN, hour_set0[0], hour0[0]     ; hour_0[0]   ;
;  A  ; LC14       ; TimeSet_EN, minute_set1[3], minute1[3] ; minute_1[3] ;
;  A  ; LC16       ; TimeSet_EN, minute_set1[2], minute1[2] ; minute_1[2] ;
;  B  ; LC17       ; TimeSet_EN, second_set1[1], second1[1] ; second_1[1] ;
;  B  ; LC19       ; TimeSet_EN, second_set1[2], second1[2] ; second_1[2] ;
;  B  ; LC21       ; TimeSet_EN, second_set1[3], second1[3] ; second_1[3] ;
;  B  ; LC22       ; TimeSet_EN, minute_set0[0], minute0[0] ; minute_0[0] ;
;  B  ; LC24       ; TimeSet_EN, minute_set0[1], minute0[1] ; minute_0[1] ;
;  B  ; LC25       ; TimeSet_EN, minute_set0[2], minute0[2] ; minute_0[2] ;
;  B  ; LC27       ; TimeSet_EN, minute_set0[3], minute0[3] ; minute_0[3] ;
;  B  ; LC29       ; TimeSet_EN, minute_set1[0], minute1[0] ; minute_1[0] ;
;  B  ; LC30       ; TimeSet_EN, minute_set1[1], minute1[1] ; minute_1[1] ;
;  C  ; LC40       ; TimeSet_EN, second_set1[0], second1[0] ; second_1[0] ;
;  C  ; LC38       ; TimeSet_EN, second_set0[3], second0[3] ; second_0[3] ;
;  C  ; LC37       ; TimeSet_EN, second_set0[2], second0[2] ; second_0[2] ;
;  C  ; LC35       ; TimeSet_EN, second_set0[1], second0[1] ; second_0[1] ;
;  C  ; LC33       ; TimeSet_EN, second_set0[0], second0[0] ; second_0[0] ;
+-----+------------+----------------------------------------+-------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 4.2 Build 157 12/07/2004 SJ Full Version
    Info: Processing started: Sat Jul 15 17:24:36 2006
Info: Command: quartus_fit --import_settings_files=off --export_settings_files=off time_mux -c time_mux
Info: Automatically selected device EPM7128STC100-6 for design time_mux
Info: Fitting design with smaller device may be possible, but smaller device must be specified
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
    Info: Processing ended: Sat Jul 15 17:24:37 2006
    Info: Elapsed time: 00:00:02


⌨️ 快捷键说明

复制代码 Ctrl + C
搜索代码 Ctrl + F
全屏模式 F11
切换主题 Ctrl + Shift + D
显示快捷键 ?
增大字号 Ctrl + =
减小字号 Ctrl + -